32位快速加法器(Verilog)
4星 · 超过85%的资源 需积分: 45 15 浏览量
2011-11-02
18:22:54
上传
评论 4
收藏 4KB RAR 举报 
Verilog_32bit_Adder.rar （5个子文件） 
顶层 
adder_top.v 3KB testbench adder_test.v 1KB 三个底层模块 adder_inc.v 801B adder_cell.v 867B adder_logic.v 650B
teresa_no1
- 粉丝: 0
- 资源: 3
最新资源
- week6.1.7z
- 移动机器人自主路径规划之RRTStar算法MATLAB实现代码
- 基于Python+OpenCV+FFmpeg实现自动识别电影剪辑+分析剪辑主题颜色+源码+文档（毕业设计&课程设计&项目开发）
- 基于python的二手商品交易平台 python+django开发的供需平台
- 微信小程序源码 侧滑布局小程序 （源码下载 +内附使用说明）
- heima-JUC-资料
- coreg_FSL.sh
- ROS+YOLOV8+SLAM智能小车导航实战（四、激光雷达+SLAM建图）
- 什么是决策树，有哪些适用场景？
- 基于python开发的口红色号识别程序+源码+开发文档+源码解析（毕业设计&课程设计&项目开发）
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
- 1
- 2
前往页