80-VJ153-1 Rev. C 5 Qualcomm Confidential and Proprietary
MAY CONTAIN U.S. AND INTERNATIONAL EXPORT CONTROLLED INFORMATION
Information in this document is subject to change without notice.
MSM7625 Mobile Station Modem Device Specification (Advance Information) Contents
Figures
Figure 1-1 MSM7625 functional block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Figure 2-1 Pin table definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
Figure 2-2 Pinout for the MSM7625 device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Figure 3-1 IV curve for VOL and VOH for VDD_PX = 1.8 V or 2.6 V . . . . . . . . . . . . . . . . . . 70
Figure 3-2 Timing diagram waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 3-3 Rise and fall time in different load conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Figure 3-4 MSM7625 input signal switch points . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Figure 3-5 MSM7625 output pad equivalent circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Figure 3-6 TCXO timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Figure 3-7 Sleep clock timing parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Figure 3-8 DDR SDRAM EBI1_DCLK and EBI1_DCLKB . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Figure 3-9 Differential clock signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
Figure 3-10 DDR SDRAM read timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 3-11 DDR SDRAM write timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Figure 3-12 Asynchronous 16-bit read-write accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Figure 3-13 Asynchronous bus-sized access to 16-bit memory . . . . . . . . . . . . . . . . . . . . . . . . . 81
Figure 3-14 LCD interface write timing (with LCD_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Figure 3-15 LCD interface read timing (with LCD_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Figure 3-16 LCD interface write timing (without LCD_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Figure 3-17 LCD interface read timing (without LCD_EN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
Figure 3-18 NAND state machine registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 3-19 NAND command and address cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
Figure 3-20 Data write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Figure 3-21 Data read . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
Figure 3-22 OneNAND synchronous memory read timing diagram, 16-bit . . . . . . . . . . . . . . . . 89
Figure 3-23 OneNAND synchronous memory write timing diagram, 16-bit . . . . . . . . . . . . . . . 90
Figure 3-24 CAMIF CLK timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Figure 3-25 CAMIF signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Figure 3-26 JTAG interface timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 3-27 SD card interface timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
Figure 3-28 LCD controller timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
Figure 3-29 PRIM_PCM_SYNC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 3-30 PRIM_PCM_CODEC to MSM7625 timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 3-31 MSM7625 to PRIM_PCM_CODEC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 3-32 AUX_PCM_SYNC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
Figure 3-33 AUX_PCM_CODEC to MSM7625 timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Figure 3-34 MSM7625 to AUX_PCM_CODEC timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
Figure 3-35 Clock timing for transmitter mode (stereo DAC) . . . . . . . . . . . . . . . . . . . . . . . . . 101
Figure 3-36 Clock timing for receiver mode (stereo ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Figure 3-37 Load capacitance CL1 and CL2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
Figure 3-38 Load capacitance CL3, single-ended output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
nie.huaiyun-zte.com.cn
2008.11.30 at 17:49:11 PST
5星 · 超过95%的资源 需积分: 9 165 浏览量
2009-04-13
13:05:48
上传
评论 2
收藏 2.43MB PDF 举报 
- 1
- 2
- 3
- 4
前往页