没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
嵌入式系统上的软件具有结构精简,代码轻量化,占用存储资源少的特点。
嵌入式系统和计算机操作系统的共同特征是:引导加载程序、外设驱动程序、操作系统、文件系统、网络协
议栈、图形用户界面、数据库。
嵌入式系统应用开发工具的主要目的:提高开发质量,缩短开发周期,降低开发成本。
按照软硬件技术的复杂程度进行分类,可以把嵌入式系统分为:高端系统、终端系统和低端系统三大类。
仿真平台指嵌入式系统开发中使用的虚拟机管理软件、仿真软件或者指令集模式器
对应内存容量而言 1KB = 1024B,对应外存(磁盘、U 盘)等容量而言,1KB=1000B
OS 装载方式:串口、以太网和 USB 装载。
嵌入式应用程序经过交叉工具链生成映像文件后,需要下载到目标机进行调试。
调试完毕后映像文件必须有专用工具烧写到 ROM 中去,这种烧写工具俗称编程器!
文本根据排版格式可分为:纯文本和丰富文本。windows 环境下,txt 就是纯文本。相对于线性文本,超
文本按着网状结构组织信息。WWW 网页是最为常见超文本。
当前速度最快的 CPU 已经超过 10GHz。
嵌套向量中断控制器缩写为 NVIC,向量中断控制器缩写为 VIC
GCC 是 GNU 套件的编译链接器,能编译 C 语言,汇编语言。
GDB 调试下,le 命令是装入需要调试的可执行文件,run 命令执行当前被调试的程序。
源文件到可执行文件的步骤:预处理->编译->汇编->连接。
前向通道 - 输入接口,A/D
后向通道 - 输出接口,D/A
AX88796 芯片内部寄存器的地址范围:0x10000000 ~ 0x100003FF
嵌入式系统硬件的逻辑组成
硬件主体中央处理器和存储器,他们通过 IO 接口或者 IO 设备与外部世界联系,并借助总线相互连接
中央处理器主要由**运算器、控制器、寄存器和高速缓冲区(cache)**组成
嵌入式系统的特点
专用型
隐蔽型
资源受限
高可靠性
软件固化
实时性
嵌入式系统的 CPU 特点
实时处理
低功耗
结构特拓展性
集成了测试电路
4、8、16、32 位字长
CPU
嵌入式系统的 CPU 主要使用的有 DSP、RAM 以及 FPGA。
FPGA(Field-Programmable Gate Array)即现场可编程门阵列,它是在 PAL、GAL、CPLD 等可编程
器件的基础上进一步发展的产物。
DSP 介绍
适用于数字信号处理的微处理器(DSP 并非高性能通用处理器,它是一种专用于数字信号处理的微处理器)
支持单指令多数据(SIMD)并行处理的指令
显著提高音频、视频等数字信号的数据处理效率
手机和数码产品均有 DSP
嵌入式开发流程
需求分析和规格说明 -> 系统设计 -> 构件设计 -> 系统集成与测试
测试的目的是验证模块/系统的功能和性能,以及时发现错误
基于嵌入式 WEB 的应用系统中,构件设计阶段需要设计支持以太网通信的电路,包括以太网控制电路和以
太网驱动电路。
嵌入式开发特点
宿主机 - 目标机的开发架构
与底层硬件控制程序的关系密切
软硬件资源受限制
需要固化程序
嵌入式系统开发调试工具
在线仿真器
JTAG 适配器
示波器
GPIO
GPIO 引脚一般是多功能复用的,具有 0 态,1 态和高阻态。
作为输入接口时一般具有缓冲功能,作为输出接口时一般具有锁存功能。
GPIO 可以实现并行 IO,SPI、UART、I2C 都是串行。
UART
UART 由发生器、接收器、控制单元以及波特率发生器等组成。可实现全双工通信!
ARM 芯片中的 UART 收发信息时,可以采用 FIFO,也可以采用普通模式
一般接收和发送缓冲区的 FIFO 字节数一样的,长度可编程选择 4B、8B、16B、64B。
UART 传送消息的格式是以起始位开始以停止位结束
UART 传送信息时,一次可传输的数据位可以是 5,6,7,8 位,由编程决定
基于 UART 可组成 RS-232 接口
RS232 - 最远 15m
RS485 - 最远 1.2k
ARM 实现 485 总线的功能,需要采用 S3C2410 芯片内部的 UART 部件外加转换芯片等来实现。在软件设
计时,初始化波特率 9600bps,数据格式格式为:8 位数据位,无数据检验位,1 位停止位。那么 1s 时间
内最多传输 960 个字节。(注意计算还得加上起始位和停止位)
CAN 即: 控制器局域网,能够实现多主通信
CAN 总线的数据帧由 7 个不同的域组成,其中域的长度可以是 0~8 位
采用 CRC 校验,RAM 芯片内部嵌入 CAN 控制器
键盘
8 个 GPIO 脚最多构成 64 个按键的键盘
矩阵键盘通常有行扫描法和反转法读取按键的特征值(还有一种方法叫做中断方式)
嵌入式处理器内核的分类
按照字长可以分为:8/16/32/64 位结构
按照存储可以分为:冯诺依曼和哈佛(程序和数据分开存储)结构
按照指令集可以分为:CISC、 RISC 结构
CISC(complex instruction set computer 复杂指令集)
RISC(reduced instruction set computer 精简指令集)
SOC 片上系统
SOC 已成为嵌入式处理器芯片的主流发展趋势
它是集成电路进入深亚微米时代的产物
既能把数字电路也能把模拟电路集成到单个芯片上
包含数字电路、模拟电路以及射频电路
单个芯片即可完成采集、转换、存储、处理和 I/O 等多种功能
SOC 有通用 SOC 芯片和专用 SOC 芯片之分
专用 SOC 芯片按其工艺分为定制芯片和现场可编程芯片两类
集成电路
集成电路有小规模(SSI)、中规模(MSI)、大规模(LSI)、超大规模(VLSI)和极大规模(ULSI)组成,嵌入式
处理芯片一般属于 VLSI 和 USLI。
集成电路大多是在硅衬底上制作,硅衬底是单晶硅锭经切割,研磨和抛光而成的圆形薄片。
集成电路中的电路及电子元件,需要反复交叉氧化、光刻、掺杂和互连等工序才能制成。
嵌入式最小系统组成
嵌入式系统一般包括嵌入式处理器、时钟电路、电源电路、复位电路、存储器和调试测试接口。
JTAG 调试技术
JTAG 标准中规定的 TAP 接口具有 5 根信号线
构建一个宿主机 - 目标机的开发环境,若目标机是裸机,那么为了调试和下载软件需要将调试仿真器连接到
目标机的 JTAG 接口!
JATG 是一种嵌入式测试技术,大多数嵌入式 CPU、DSP、FPGA 器件都支持 JTAG
JTAG 允许多个芯片的边界扫描寄存器 BSR 通过 JTAG 接口串联在一起,实现对多个器件的测试
通过 JTAG 可以实现在线编程功能
主频时钟
0.01s 基准定时时间选用 S3C2410 芯片内部的 Timer0 部件产生。若系统的主频参数 PCLK=264MHz,
分频器选择 16,预分频系数选择为 3,那么,Timer0 的计数常数为:41250
计算方法:定时器输入时钟频率 = PCLK/(预分频系数+1)/(分割器值),计数常数 = 定时间间隔/(1/
剩余38页未读,继续阅读
资源评论
小p孩不想长大
- 粉丝: 59
- 资源: 6
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功