没有合适的资源?快使用搜索试试~ 我知道了~
各种常见电平标准接受.pdf
需积分: 49 27 下载量 88 浏览量
2020-05-19
17:05:58
上传
评论 3
收藏 429KB PDF 举报
温馨提示
试读
13页
TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL电平标准
资源推荐
资源详情
资源评论
常用电平标准的讨论
(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL)
部分资料上说它们的逻辑标准,门限都是一样的,就是供电大小不同,这两种电平
的区别就是这些么?
是否 LVTTL 电平无法直接驱动 TTL 电路呢?
另外,"因为 2.4V 与 5V 之间还有很大空闲,对改善噪声容限并没什么好处,又会
白白增大系统功耗,还会影响速度。" 中,关于改善噪声容限和系统功耗部分大
家还有更深入的解释么?
简单列个表把
Voh Vol Vih Vil Vcc
TTL 2.4 0.4 2.0 0.8 5
CMOS 4.44 0.5 3.5 1.5 5
LVTTL 2.4 0.4 2.0 0.8 3.3
LVCMOS 2.4 0.5 2.0 0.8 3.3
SSTL_2 1.82 0.68 1.43 1.07 2.5
根据上表所示,LVTTL 可以驱动 TTL,至于噪声,功耗问题小弟就不理解了,
希望高手赐教!
TTL 和 LVTTL 的转换电平是相同的, TTL 产生于 1970 年代初, 当时逻辑电
路的电源电压标准只有 5V 一种, TTL 的高电平干扰容限比低电平干扰容限大.
CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代
才产生了 3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分 TTL 电路成
为 LVTTL.
LVTTL
TTL 和 LVTTL 的转换电平是相同的, TTL 产生于 1970 年代初, 当时逻辑电
路的电源电压标准只有 5V 一种, TTL 的高电平干扰容限比低电平干扰容限大.
CMOS 在晚十几年后才形成规模生产, 转换电平是电源电压的一半. 1990 年代
才产生了 3.3V/2.5V 等不同的电源标准, 于是重新设计了一部分 TTL 电路成
为 LVTTL.
ECL 电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称 与 TTL 电
路不同,ECL 电路的最大特点是其基本门电路工作在非饱和状态 所以,ECL 电路
的最大优点是具有相当高的速度 这种电路的平均延迟时间可达几个毫微秒甚至
亚毫微秒数量级,这使得 ECL 集成电路在高速和超高速数字系统中充当无以匹敌
的角色。
ECL 电路的逻辑摆幅较小(仅约 0.8V ,而 TTL 的逻辑摆幅约为
2.0V ),当电路从一种状态过渡到另一种状 态时,对寄生电容的充放电时间将
减少,这也是 ECL 电路具有高开关速度的重要原因。但逻辑摆幅小,对抗干扰
能力不利。
由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截止”状
态,所以单元电路的功耗较大。
从电路的逻辑功能来看, ECL 集成电路具有互补的输出,这意味着同时
可以获得两种逻辑电平输出,这将大大简化逻辑系统的设计。
ECL 集成电路的开关管对的发射极具有很大的反馈电阻,又是射极跟随
器输出,故这种电路具有很 高的输入阻抗和低的输出阻抗。射极跟随器输出同
时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中,TTL 和 CMOS 电路的应用非常广泛。但是面对现在
系统日益复杂,传输的数据量越来越大,实时性要求越来越高,传输距离越来越
长的发展趋势,掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切
了。
1. 几种常用高速逻辑电平
1.1LVDS
电平
LVDS(Low Voltage Differential Signal)即低电压差分信号,LVDS
接口又称 RS644 总线接口,是 20 世纪 90 年代才出现的一种数据传输和接口
技术。
LVDS 的典型工作原理如图 1 所示。最基本的 LVDS 器件就是 LVDS 驱动
器和接收器。LVDS 的驱动器由驱动差分线对的电流源组成,电流通常为 3.5
mA。LVDS 接收器具有很高的输入阻抗,因此驱动器输出的大部分电流都流过
100 Ω 的匹配电阻,并在接收器的输入端产生大约 350 mV 的电压。当驱动器
翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑“1”和逻辑“0”状态。
LVDS 技术在两个标准中被定义:ANSI/TIA/EIA644 (1995 年 11 月通过)
和 IEEE P1596.3 (1996 年 3 月通过)。这两个标准中都着重定义了 LVDS 的
电特性,包括:
① 低摆幅(约为 350 mV)。低电流驱动模式意味着可实现高速传输。
ANSI/TIA/EIA644 建议了 655 Mb/s 的最大速率和 1.923 Gb/s 的无失真通
道上的理论极限速率。
② 低压摆幅。恒流源电流驱动,把输出电流限制到约为 3.5 mA 左右,使
跳变期间的尖峰干扰最小,因而产生的功耗非常小。这允许集成电路密度的进一
步提高,即提高了 PCB 板的效能,减少了成本。
③ 具有相对较慢的边缘速率(dV/dt 约为 0.300 V/0.3 ns,即为 1 V/ns),
同时采用差分传输形式,使其信号噪声和 EMI 都大为减少,同时也具有较强的
抗干扰能力。
所以,LVDS 具有高速、超低功耗、低噪声和低成本的优良特性。
LVDS 的应用模式可以有四种形式:
① 单向点对点(point to point),这是典型的应用模式。
② 双向点对点(point to point),能通过一对双绞线实现双向的半双工通
信。可以由标准的 LVDS 的驱动器和接收器构成;但更好的办法是采用总线
LVDS 驱动器,即 BLVDS,这是为总线两端都接负载而设计的。
③ 多分支形式(multidrop),即一个驱动器连接多个接收器。当有相同的数
据要传给多个负载时,可以采用这种应用形式。 ④ 多点结构(multipoint)。
此时多点总线支持多个驱动器,也可以采用 BLVDS 驱动器。它可以提供双向的
半双工通信,但是在任一时刻,只能有一个驱动器工作。因而发送的优先权和总
线的仲裁协议都需要依据不同的应用场合,选用不同的软件协议和硬件方案。
为了支持 LVDS 的多点应用,即多分支结构和多点结构,2001 年新推出的
多点低压差分信号(MLVDS)国际标准 ANSI/TIA/EIA 8992001,规定了用
于多分支结构和多点结构的 MLVDS 器件的标准,目前已有一些 MLVDS 器件面
世。
LVDS 技术的应用领域也日渐普遍。在高速系统内部、系统背板互连和电缆
传输应用中,驱动器、接收器、收发器、并串转换器/串并转换器以及其他 LVDS
器件的应用正日益广泛。接口芯片供应商正推进 LVDS 作为下一代基础设施的
基本构造模块,以支持手机基站、中心局交换设备以及网络主机和计算机、工作
站之间的互连。
1.2ECL
电平
ECL(EmitterCoupled Logic)即射极耦合逻辑,是带有射随输出结构的典
型输入输出接口电路,如图 2 所示。
ECL 电路的最大特点是其基本门电路工作在非饱和状态,因此 ECL 又称为非
饱和性逻辑。也正因为如此,ECL 电路的最大优点是具有相当高的速度。这种
电路的平均延迟时间可达几个 ns 数量级甚至更少。传统的 ECL 以 VCC 为零电
压,VEE 为-5.2 V 电源,VOH=VCC-0.9 V=-0.9 V,VOL=VCC-1.7 V=-1.7
V,所以 ECL 电路的逻辑摆幅较小(仅约 0.8 V)。当电路从一种状态过渡到另
一种状态时,对寄生电容的充放电时间将减少,这也是 ECL 电路具有高开关速
度的重要原因。另外,ECL 电路是由一个差分对管和一对射随器组成的,所以
输入阻抗大,输出阻抗小,驱动能力强,信号检测能力高,差分输出,抗共模干
扰能力强;但是由于单元门的开关管对是轮流导通的,对整个电路来讲没有“截
剩余12页未读,继续阅读
资源评论
ltqshs
- 粉丝: 6w+
- 资源: 215
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功