版图设计复习_模拟版图设计资源-CSDN文库

需积分: 45 44 浏览量 2015-06-30 11:10:37 上传评论 4 收藏 32KB DOCX 举报

资源推荐

资源详情

资源评论

集成电路版图设计复习

一、名词解释

1．版图设计：根据逻辑与电路功能和性能要求以及工艺水平要求，来设计光刻用的掩

膜版图，是集成电路设计的最终输出。

2．布图规划：根据模块所包含的器件数估计其面积，再根据该模块与其他模块的连接

关系以及上一层模块或芯片的形状，估计该模块的形状和相对位置

3．几何设计规则：可看作光刻掩模版的制备要求，这些规则在生产阶段为电路设计师

和工艺工程师提供了一种必要的信息联系。与版图规则相联系的主要目标是获得具有

最佳成品率的电路，而几何尺寸则尽可能地小，同时又不影响器件电路的可靠性。

4．随机失配：方差

称为随机失配。由于尺寸、掺杂、氧化层厚度

等影响元件值的参量的微观波动导致的

5．特征尺寸：器件中最小线条宽度，也可定义为最小线条宽度与线条间距之和的一半。

6．dummy 元件: 加入虚假器件使所有的器件都有相同的边界条件,解决匹配问题

7．闩锁效应（latch-up 效应）：在 N 阱 CMOS 电路中，存在寄生 pnp 和 npn 晶体管，

以及 N 阱和衬底寄生电阻，有可能形成正反馈回路；MOS 晶体管漏极的大信号摆动，

通过漏极寄生电容向 N 阱和衬底灌入电流，形成正反馈回路的触发条件；若正反馈回

路的回路增益大于一，则有可能被触发而导致 latch-up，从电源汲取大电流。多发生在

大的数字输出反相器。

8．天线效应：当大面积的金属 1 直接与栅极相连，在金属腐蚀过程中，其周围聚集的

离子会增加其电势，进而使栅电压增加，导致栅氧化层击穿。

二、简答题

1. 版图设计流程：划分、布图规划和布局、布线、压缩。

2. 版图设计完成后需要经过 DRC 、 ERC 、 LVS 、 POSTSIM 这四个步骤，

DRC、ERC、LVS、POSTSIM 各指什么：DRC：几何设计规则检查；ERC：电学规则

检查；LVS：网表一致性检查；POSTSIM：后仿真，产生测试向量。

3. 集成电路定义：是通过一系列特定的加工工艺，将有源器件和无源器件，按照一

定的电路互连，“集成”在一块半导体晶片上，封装在一个外壳内，执行特定电路或

系统功能的一种器件。

4. 基于标准单元法的定义及和基于积木块法之间的区别：定义：采用定制方法预先

设计好的称为标准单元的逻辑单元。基于积木块法与标准单元不同之处是：第一，

它既不要求每个单元（或称积木块）等高，又不要求等宽。第二，它没有统一的

布线通道，而是根据需要加以分配。

5. 等比例缩小规则及对延迟时间，保护电流的影响：是指横向尺寸、纵向尺寸以及

电源电压按相同比例缩小。

6. 接触孔，通孔及焊盘的作用：接触孔（contact）特指最低层金属孔，用于将最低

层金属和多晶硅或者扩散层连接起来；通孔（via）则是指允许更高层金属进行相

互连接的孔。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余1页未读，立即下载

内容反馈

qq_18948165

粉丝: 0
资源: 1

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈

feedback-tip