基于FPGA_CPLD的通用异步通信接口UART的设计
3星 · 超过75%的资源 需积分: 0 25 浏览量
2010-08-16
23:12:48
上传
评论 2
收藏 568KB PDF 举报 
基于 FPGA/ CPLD 的通用异步通信接口 UART 的设计
The Design of UART
(
Universal Asynchronous Receiver Transmitter
)
based on FPGA/ CPLD
姜 宁
3
范多旺
JIANG Ning FAN Duo2wang
摘 要 UART
(
通用异步接收发送设备
)
是一种短距离串行传输接口。在数字通信和控制系统中得到广泛应用。
FPGA/ CPLD 是大规模集成电路技术发展的产物 ,是一种半定制的集成电路。结合计算机软件技术
(
EDA
技术
)
可以快速、方便地构建数字系统。本文介绍一种采用可编程逻辑器件 FPGA/ CPLD 实现 UART 的方
法 ,将 UART的核心功能集成到 FPGA/ CPLD 上 ,本设计包含 UART 的发送模块、接收模块和波特率发生
器 ,所有功能的实现全部采用 VHDL 硬件描述语言来进行描述。设计、综合、仿真在 QUARTUSII 软件开发
环境下实现。
关键词 UART VHDL FPGA/ CPLD 仿真
Abstract UART
(
Universal Asynchronous Receiver Transmitter
)
is a short2haul serial communication interface
which is applied widely in digital communication and control system. The result of LSI
(
Large Scale Integration
)
is FP2
GA/ CPLD , it is the attribute of semi2custom Integrate Circuit , combining EDA with FPGA/ CPLD will construct the digi2
tal system quickly and expediently. This article introduces a method to design uart based on the programmable logic de2
vice FPGA/ CPLD. The core function of UART is integrated in FPGA/ CPLD. This design includes the Transmitter Log2
ic、the Receiver Logic and the Baudrate Generator. All function are given by VHDL. The implementation of design、sim2
ulation、synthesis is the software of QUARTUSII.
Keywords UART VHDL FPGA/ CPLD Simulation
3 光电技术与智能控制教育部重点实验室
兰州交通大学自动控制研究所 甘肃 兰州 730070
随着 EDA 技术的发展 ,FPGA/ CPLD 已经在许多方面得
到了广泛应用 ,而 UART
(
Universal Asynchronous Receiver Trans2
mitter 通用异步收发器
)
是广泛使用的串行数据传输协议。
UART允许在串行链路上进行全双工的通信。串行外设用到
RS2322C 异步串行接口 ,一般采用专用集成电路即 UART 实
现 ,常见的有芯片 8250、8251 等 ,但这些芯片速度较慢 ,难以
满足一些需要高速应用的场合 ,虽然新型的 UART 如 16550、
16750 ,可以满足高速的要求 ,但是所有的 UART 芯片都存在
引脚较多、体积较大、与其它器件的接口较为复杂的缺点。
因此将需要的 UART 功能集成到 FPGA/ CPLD 内部。利用
VHDL 语言将 UART的核心功能集成 ,不仅解决传统芯片的
缺点 ,也使整个设计更加紧凑、稳定且可靠。
1 UART 的数据传输协议
UART发送/ 接受数据的帧格式如图 1 所示。包括线路
空闲状态
(
idle ,高电平
)
、起始位
(
start bit ,低电平
)
、5～8 位数
据位
(
data bits
)
、校验位
(
parity bit ,可选
)
和停止位
(
stop bit ,位
数可为 1、1. 5、2 位
)
。这种格式是由起始位和停止位来实现
字符的同步。UART 内部一般有配置寄存器 ,可以配置数据
位数
(
5～8 位
)
、是否有校验位和校验的类型、停止位的位数
(
1 ,1. 5 ,2
)
等设置。
总线由高到低跳变 ,宽度为一个波特率时间的负脉冲为
开始位 ,然后是 8bit 的数据位。数据位后面是 lbit 的地址信
息位。如果此位是 1 ,表示发送的字节是地址信息 ;如果此位
是 0 ,传输的是正常数据信息。地址指示位后是串行数据的
停止位。
图 1 基本 UART的帧格式
2 整体与各部分功能详述
UART处理的是并行数据转为串行信号和串行转为并行 ,
但并不是简单地转换。分析 UART的结构 ,可以看出 UART主
要由数据总线接口、控制逻辑和状态接口、波特率发生器、发
送逻辑和接收逻辑等部分组成 ,各部分间关系如图 2。
图 2 UART的结构框图
开发与应用
信息技术与信息化
86
2006 年第 1 期
资源评论
kongziqiuxue2012-10-18代码很含糊，是8位进10位出
