Low_Power_Methodology_Manual_For_System-On-Chip_Design中文翻译
2星 需积分: 49 102 浏览量
2019-02-27
15:48:23
上传
评论 1
收藏 178KB DOC 举报 
Low Power Methodology Manual For System-on-Chip Design
第一部分：前言功耗问题的起源
芯片功耗的问题最近几年得到了越来越多的重视，主要来源于以下几个方面：
、 以下，随着设计流程的发展，芯片的集成度达到了上千万门级。一
颗最顶级的芯片总功耗可以达到惊人的 （可以煮鸡蛋了），单位面
积功耗可以达到 ，而局部热点的功耗更大。这就产生了芯片封
装成本、电源成本和可靠性问题，估计还要有大得像砖头一样的散热片。 、
对于需要电池供电便携式设备和无源芯片类（非接触电子标签）来说，功耗则
意味着电池寿命和工作距离。
功耗的组成： 功耗分为动态功耗和静态功耗两大部分。
动态功耗是电路在工作时（翻转时）所消耗的能量。对于 电路来说，
它又分为开关功耗和短路功耗。开关功耗为电路翻转时对负载电容充电的功耗，
短路功耗为输入翻转时， 和 同时打开的瞬间电流形成的功耗。用
公式描述可写为： !
"#$% 其中， 为电路总负载电容； 为工作电压； 为工作电
路所占比例； 为工作时钟频率； 为 ， 同时导通时间；
"#$% 为短路电流。 公式中前半部分为开头功耗，后半部分为短路功耗。一般
来说，只要 &$ 输入斜率足够小，也就是 足够短，短路功耗一般可以忽
略。 从公式中可以看到降低动态功耗的思路，无非是从 、、 和降低
&$ 翻转次数的方向出发。由此会带来一系列架构设计上、设计流程上、时序
分析上、电路设计上、后端布局上的考虑，以及由于工艺的发展带来的一系列
问题。在后续章节中会详细讨论这些内容。
再来说说静态功耗。静态功耗是电路在没有翻转时，只有供电的情况下，晶体
管中漏电流造成的功耗。根据重要性可以分为以下四个部分： 、 亚域值漏电
流 "'()*从 +, 经过弱反形层流向 -($ 的电流 、 栅电流："&$* 由
于隧道效应和热载流子效应，由 .$ 经薄栅氧流向 () 的电流 /、 由 .$
引起的 +, 电流 "."+：由于 +, 端的强电场引起的由 +, 流向 () 的
电流 0、 结反偏电流 "$1：反偏结耗尽区少子漂移和电子空穴对产生形成的由
+,、-($ 到 () 的电流。 其余电流还好理解，就是 "."+ 没搞清楚是
怎么来的。查了一些资料，看起来应该是这样形成的，是由于工艺尺寸降到
以下后，在 +, 端会形成超强的反偏电场，而在 .$ 和 +, 的
-1$2# 区域，() 的参杂浓度偏大（为了防止 #(33-(&3），在这里会
容易发生 ))($2,& 或者 123$，因此会形成较大的 +,
到 () 的漏电流。 深亚微米下， 降低，为了提高性能会同时降低管子
，而 "'() 和 是指数反比关系，会造成 "'() 急剧增大。0 下 "'() 会
是 下 "'() 的 45 倍。同时 "'() 也会随温度上升指数增加。 工
艺下，栅氧厚度只有几个 （几个原子的厚度），栅氧的隧穿电流 "&$ 在
下可以达到 "'() 的 /，在 4 下可以等于 "'() 电流。
降低静态功耗的方法： 有几种方法可以降低静态功耗，其中 (2, 和
#-6$&,& 的方法后面会详细介绍。其它还有 7、%89$ 和
-&3$2 器件的方法。
剩余33页未读，继续阅读
资源评论
zll05142022-03-21质量一般般
