FPGA Verilog 串口收发+流水灯程序

FPGA Verilog 串口收发+流水灯程序，能够实现FPGA串口收发、自收自发、收到什么发什么的功能，调试的时候通过电脑端串口助手发送数据，FPGA可以接收并且转发到电脑端。本程序以最简单原始的方式实现串口通信，程序简洁粗暴，工作状态很稳定，误码率为0。同时集成了流水灯模块，串口空闲的时候，LED动态流水，串口工作的时候，LED闪烁。打包的是整个FPGA Quartus II 工程，仿真脚本已经写好了，程序注释很到位，逻辑清晰明了，非常适合初学者用来作为第一个HelloWorld程序学习，希望能够帮助更多的FPGA爱好者进去FPGA神奇的天地。 Pang 敬上。 2018.11