第 32 卷 第 2 期
2009 年 4 月
电 子 器 件
Chinese J ournal Of Electron Devices
Vol. 32 No. 2
Apr. 2009
Design of PLL in Decoder
C H EN L iang , Z HUA N G H ua2long , W U J ian2hui
3
(
N ational A S IC S ystem Engineering Research Center , Southeast University , N anj ing 210096 , China
)
Abstract :In order to generate a pulse which is synchronized with the inputting data to be used as the clock
signal of decoder , we design a digital PLL. This circuit can generate a pulse that is related to the inputting
data period and has specific width to process the inputting information and finally achieves the synchronous
signals of data and clock to control the working of the circuit. Besides , this circuit has the merit of strong
error correction ability and simple structure. The test result shows that , after adding this circuit , the chip
working meets the requirement completely.
Key words :decoder ;synchronous signal ;digital PLL ;magnetic card
EEACC :1250
磁卡解码芯片中锁相环电路设计
陈 亮 ,庄华龙 ,吴建辉
3
(
东南大学国家专用集成电路系统工程技术研究中心 ,南京 210096
)
收稿日期 :2008210227
作者简介 :陈 亮
(
19822
)
,男 ,东南大学国家专用集成电路系统工程技术研究中心 ,硕士研究生 ,主要研究方向为数模混合集
成电路设计 ,chliangdk @163. com ;
庄华龙
(
19852
)
,男 ,东南大学国家专用集成电路系统工程技术研究中心 ,博士研究生 ,主要研究方向为数模混合集
成电路设计 ,230089563 @seu. edu. cn
吴建辉 ,男 ,东南大学国家专用集成电路系统工程技术研究中心 ,博士生导师 ,研究方向为微电子学与固体物理学.
主要从事射频电路的研究、模拟集成电路设计以及数模混合集成电路设计
摘 要 :为了产生一个与输入数据同步的脉冲作为磁卡解码芯片的时钟信号 ,设计了一种数字锁相环电路。该电路通过产
生一个与输入数据周期有关的、具有特定宽度的脉冲信号来对输入信息进行处理 ,最终得到与输入同步的数据、时钟信号 ,用
来控制芯片的工作 ;另外 ,该电路还具有纠错能力强 ,结构简单的优点。测试结果表明 :加入该电路后 ,芯片的工作情况完全
符合要求。
关键词 :磁卡解码芯片 ;同步信号 ;数字锁相环 ;磁条卡
中图分类号 :TN402 文献标识码 :A 文章编号 :100529490( 2009) 0220321203
磁卡目前被广泛地应用于银行卡、身份识别卡
等
[1 ]
。磁卡的磁条上所记录的是一系列二进制代
码 ,这些二进制代码通过双相编码
(
也称 FM 编码
)
的方式编码而成。所谓双相编码 ,如图 1 所示 :即在
一个数据周期内 ,如果磁条上记录的信息没有变化 ,
则代表此处记录的数据为 0
(
图 1
(
a
) )
;如果信息在
一个数据周期里有电平的高低变化 ,代表该处磁条
记录的数据为 1
(
图 1
(
b
) )
;图 1
(
c
)
表示磁条上的数
据存在 0 ,1 变化时的情况
[2 ]
。为了使单片机处理磁
卡信号更加容易 ,一般需要将编码中的数据信息和
时钟信息分离 ,磁卡解码芯片的作用就是将双向码
转化为同步的数据和时钟信号 ,供单片机处理
[425 ]
。
图 1 双相编码示意图
磁卡解码芯片在工作中最重要的就是要能正确
地检测出输入数据的周期和数值 ,直接对比磁卡上
评论0
最新资源