没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
VerilogHDL编写的FIR数字滤波器
VerilogHDL编写的FIR数字滤波器
4星
· 超过85%的资源
需积分: 31
14 下载量
124 浏览量
2010-01-23
14:39:59
上传
评论
1
收藏
3KB
NONE
举报
温馨提示
立即下载
verilog 数字系统设计的FIR数字滤波器
资源推荐
资源评论
IIR数字滤波器的verilog实现
浏览:29
5星 · 资源好评率100%
讲述了IIR数字滤波器的verilog实现过程
低通滤波器Verilog语言设计
浏览:13
3星 · 编辑精心推荐
使用Verilog语言设计一个低通滤波器,低通滤波器设计参数为35、51、80、113、146、175、198和210。
FIR 数字滤波器
浏览:101
FIR滤波器verilog源代码,经过fpga验证可以被综合。
FIR数字滤波器
浏览:153
伴随技术的快速进步,电子领域的变化也是日新月异,而数字滤波器因为其优良性能而应用广泛,数字滤波器是数字信号处理的一个分支。在现实应用中,灵活与实时这两个特性是信号处理的基本要求,但是目前来说一般很难满足这两个指标。当FPGA和电子设计自动化技术进步越来越快,很多电子设计师开始选择用FPGA来完成数字滤波器的设计,因为FPGA不仅可以兼顾系统的灵活性而且实时性也可以保障。但是要改变滤波器的类型即修改
基于Verilog HDL的FIR数字滤波器设计与仿真
浏览:85
结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法,并且在QuartusII的集成开发环境下编写HDL代码,进行综合;...
基于VerilogHDL的FIR数字滤波器设计与仿真
浏览:49
3星 · 编辑精心推荐
公司的Stratix 系列产品的特点, 以一个基于MAC 的8阶FIR 数字滤波器的设计为例, 给出了使用Verilog 硬件描述语言进行数字逻辑设计的过程和方法, 并且QuartusII 的集成开发环境下编写HDL 代码, 进行综合;QuartusII...
单片机与DSP中的基于Verilog HDL的FIR数字滤波器设计与仿真
浏览:7
摘要:本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点;结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog ...
fir滤波器的verilog hdl编写
浏览:165
fir滤波器的verilog hdl编写
设计FIR数字滤波器
浏览:20
4星 · 用户满意度95%
这是FIR数字滤波器的课程设计,有源码,可直接运行。
FIR数字滤波器设计
浏览:23
分别用窗函数、频率采样法以及雷米兹算法对FIR数字滤波器进行分析
基于Ve ri l og H DL的FI R数字滤波器设计与仿真
浏览:4
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了nR滤波器实现的方式优缺点;结合Ahera 公司的Stratix系列产品的特点.以一个基于MAC的8阶nR数字滤波器的设计为例,给出了使用Verilog硬件描述语言...
VerilogHDL.rar_FIR MAC vhdl_FIR verilog_MAC FIR filter_QUARTUS F
浏览:120
本文主要分析了FIR数字滤波器的基本结构和硬件构成特点,简要介绍了FIR滤波器实现的方式优缺点 结合Altera公司的Stratix系列产品的特点,以一个基于MAC的8阶FIR数字滤波器的设计为例,给出了使用Verilog硬件描述语言...
0-HDL-5HighPassFirFilter-master_FIR滤波器_VHDL/FPGA/Verilog_verilog
浏览:46
FIR滤波器,verilog编写,可以正常使用,很好
VHDL设计FIR滤波器的文档
浏览:31
编写Verilog HDL语言,用Modelsim进行仿真。本设计主要考虑工作速度,不必考虑芯片资源的耗用。高性能乘法器是实现高性能的FIR运算的关键。二进制数乘法的实质是部分积的移位累加。为了提高速度,我们分别使用了...
单片机与DSP中的基于DSP Builder的16阶FIR滤波器实现
浏览:77
在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时。由于程序的编写往往不能达到良好优化而使滤波器性能表现一般,而采用调试好的IP Core需要向Al-tera公司购买。在此,采用一种基于DSP Builder的FPGA设计方法...
FIR数字滤波器的设计
浏览:174
从时域出发,设计h(n)逼近理想hd(n)。 设计Butterworth低通滤波器,指标为wp=0.2*pi,Rp=1dB,wst=0.3*pi,阻带衰减As=15dB。 Matlab编程实现。
采用DSPBuilder的FIR滤波器的方案实现
浏览:118
1.引言 ...这两个优点使FIR滤波器成为明智的设计工程师的,在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时,由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的I
单片机与DSP中的采用DSPBuilder的FIR滤波器的方案实现
浏览:66
1.引言 在信息信号处理过程...这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时,由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试
单片机与DSP中的基于 DSP Builder的FIR滤波器的设计与实现
浏览:83
1 引言 在信息信号处理过程中...这两个优点使FIR滤波器成为明智的设计工程师的首选,在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时,由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
cckkppll
2014-04-19
不错,刚好跟我要用的比较类似,自己改一下就OK了
nkkun
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
【期末论文个人成长报告要求】.pptx
《机器学习实战:基于Scikit-Learn、Keras和TensorFlow》第3版,pdf+代码
IEEE33节点配电网simulink模型
C语言写的学生管理系统,包括读取,更新,统计,查询,排序,输出,保存.zip
C语言期末大作业-图书信息管理系统(C语言,单链表).zip
正点原子STM32P1开发板Linux驱动教程
DL-PAN3031-S无线射频国产模块433MHz868MHz915MHz
C语言课程设计超市库存管理系统.zip
C语言开发的简单通讯录管理系统.zip
c语言贪吃蛇游戏的双人对战版.zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功