Register Transfer Level Power Optimization for verilog

运用了clock gating, power gating, standby, sleep transistor等技术，在Verilog上实现了功耗的最小化，并进行模拟得出结果。