没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
基于VHDL语言的全减器设计
基于VHDL语言的全减器设计
VHDL
全减器设计
EDA实验报告
4星
· 超过85%的资源
需积分: 23
26 下载量
91 浏览量
2010-11-16
17:43:22
上传
评论
1
收藏
91KB
DOC
举报
温馨提示
立即下载
基于VHDL语言的全减器设计的EDA实验报告
资源推荐
资源评论
VHDL写全减器
浏览:54
用VHDL语言写全减器源代码,VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。本代码可以用在quartus中,也可以用在ise等软件中
1位全减器设计
浏览:100
一个一位全减器的VHDL设计的程序代码 在eda设计的
全减器,用VHDL 自己编的
浏览:179
全减器,用VHDL 自己编的 下载看看吧
半加器基于VHDL语言
浏览:78
半加器基于VHDL语言 半加器基于VHDL语言
全减器仿真
浏览:45
用Multisim进行的全减器仿真,文件内为原理图的设计
EDA全减器程序设计代码实验报告
浏览:5
eda全减器的程序设计代码,内有实验截图,模拟结果,是一份简短精悍的实验报告。
Xilinx DDR SDRAM控制器verilog代码_verilog设计一个全减器代码
浏览:33
Xilinx DDR SDRAM控制器verilog代码
设计一个全减器,FPGA组合逻辑电路
浏览:63
设计一个全减器,FPGA组合逻辑电路
用FPGA写的全减器
浏览:113
本文档公开关于全减器的代码,虽然不难,但是乐在共享吗。采用FPGA开发,实现全减器功能,
QuartusII_半加器_1位全加器_4位全加器_4位加减法器_工程_原理图_仿真图
浏览:182
这里面有QuartusII的半加器、1位全加器、4位全加器、4位加减法器的工程文件、原理图、仿真图等,这是我大一的时候做的,能正常运行,如有错误,敬请谅解。
VHDL语言的设计
浏览:84
实现 1、用VHDL语言设计没有清零、置位和使能控制的D触发器。 2、选做:用VHDL语言设计有清零、只为控制的JK触发器。 3、限做:用VHDL语言编写一个二-十进制同步计数器,用按键k7作为输入脉冲,每按一下,计数器增加1,一直到9后,在按键则回到0,同时结果显示在一个数码管上。锁定引脚并下载验证结果。 新手露脸时间~~~这是本人的VHDL作业,拿来共享一下
基于VHDL语言的抢答器设计
浏览:39
5星 · 资源好评率100%
全面的论文呢啊,不用客气的啊,大家都拿去用啊,共享共享我在共享!
VHDL语言及设计2
浏览:155
VHDL语言及设计内容系统全面,结合实例讲解问题,难度适中,是很好的应用参考资料
基于VHDL语言的8259设计
浏览:189
3星 · 编辑精心推荐
用vhdl语言实现8259功能的程序,论文、相关资料另上传。 上传文件包括vhd程序和scf波形仿真文件,全部编译仿真成功。 可实现8259全部功能: 具有8级优先权控制,通过级联可扩展至64级 每一级都可通过编程实现屏蔽或开放 能向CPU提供相应的中断类型号 可通过编程编辑中断工作模式 8080/8086兼容
VHDL语言设计100例
浏览:185
如题,内有100个VHDL设计实例,都有有源代码
基于VHDL语言的浮点乘法器的硬件实现
浏览:2
4星 · 用户满意度95%
基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,基于VHDL语言的浮点乘法器的硬件实现,
VHDL实验二 基于 VHDL 格雷码编码器的设计
浏览:125
基于 VHDL 格雷码编码器的设计
EDA3、8译码器代码
浏览:72
EDA实验课上的数据,学习代码、编程、Verilog语言养具有良好的数学、自然科学知识和较高文化素质修养、敬业精神和社会责任感,具有较强的创新意识和工程实践能力,具有坚实的自动控制理论基础知识
基于VHDL语言的FPGA设计
浏览:45
采用VHDL语言在Xilinx公司的FPGA芯片上实现通用8255芯片的设计,具体介绍了基于VHDL语言的FPGA设计和优化设计的方法
基于VHDL语言的CPU设计
浏览:28
The purpose of this project is to design a simple CPU (Central Processing Unit). This CPU has basic instruction set, and we will utilize its instruction set to generate a very simple program to verify
基于VHDL语言的贪吃蛇设计
浏览:152
基于VHDL语言的贪吃蛇设计,点阵实现蛇的移动,数码管记录显示分数,游戏有时间设定
VHDL语言设计(7,4)汉明码
浏览:48
4星 · 用户满意度95%
使用vhdl语言实现(7,4)汉明码的编译程序,用quartus II软件进行仿真
基于VHDL万年历的设计
浏览:88
5星 · 资源好评率100%
进行硬件电路的设计,介绍制作具有计时和校时功能的万年历整个流程
基于VHDL的数字钟设计
浏览:173
4星 · 用户满意度95%
基于VHDL的数字钟课程设计报告 目录 摘 要 3 引 言 3 1 数字钟的设计框图 3 2 功能说明 4 3 模块设计部分 4 3.1位选模块 4 3.2控制模块 5 3.4 8 3.5 记小时模块 10 3.6 闹钟,报时模块 11 3.7 动态扫描模块 12 3.8 译码 13 3.8.1 译码模块 13 3.8.2 选通译码 14 4系统仿真 15 4.1 数字钟原理图 1
基于VHDL 语言的数字钟设计
浏览:10
VHDL语言基于VHDL 语言的数字钟设计!(zhuanziyuan)
基于VHDL语言的电子琴设计
浏览:21
5星 · 资源好评率100%
基于VHDL语言基于基于VHDL语言的电子琴设计VHDL语言的电子琴设计的电子琴设计
基于VHDL语言的自动售货机的设计
浏览:40
5星 · 资源好评率100%
基于VHDL语言的自动售货机的设计 内含详细的设计文档以及max plus软件模拟的文件 可用于课程设计
基于VHDL语言的数字钟设计
浏览:143
基于Quartus II的数字钟设计 内含整个工程
基于VHDL语言的交通灯设计
浏览:119
含原理图和仿真图,VHDL语言的交通灯程序的课程设计
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
xianhe6988
2017-12-25
看不明白啊
a442442442
2012-06-22
好像不行呢
玄墨书生
粉丝: 0
资源:
12
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
自动驾驶之路径规划算法介绍.pdf
Release 2.7.1.zip
决策树决策树决策树决策树决策树决策树
ca6140车床进给系统的改进合计
捞patch脚本作者来自公众号android bsp作者
基于cplex的微电网优化调度研究
MF-WaterDroplets.uasset
MF-Weather-Drips.uasset
大一大二stm32项目
stm32cubemx笔记
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功