没有合适的资源?快使用搜索试试~
我知道了~
文库首页
行业
电子政务
模4可逆计数器
模4可逆计数器
4星
· 超过85%的资源
需积分: 50
124 下载量
91 浏览量
2014-04-28
13:16:04
上传
评论
9
收藏
89KB
MS11
举报
温馨提示
立即下载
这是模4可逆计数器的电路连接,刚学的,简简单单。
资源推荐
资源评论
实验二 同步模4可逆计数器.docx
浏览:27
5星 · 资源好评率100%
实验二 同步模4可逆计数器.docx实验二 同步模4可逆计数器.docx
可逆计数器
浏览:56
用vhal实现的可逆计数器 可复位 编译通过
使用Multisim软件设计一个模4可逆计数器。
浏览:48
使用Multisim软件设计一个同步模4可逆计数器。加减控制信号为X,当X=0时为加1计数器,计数循环是00—01—10—11—00,输出进位为Z;当X=1时为减1计数器,计数循环是00—11—10—01—00,输出借位为Z;
模可变计数器设计
浏览:36
4星 · 用户满意度95%
学习多层次设计方法,设计一位控制为M,使M=0;模23记数;M=1;实现109记数;结果用静态数码管显示。
分层次分模块的可逆模十加减计数器
浏览:190
基于Basys2的分层次分模块的可逆模十加减计数器,频率2HZ,共三种工作模式,由两个开关控制。
同步可逆计数器和序列检测器,数字电路实验,华中科技大学
浏览:98
同步可逆计数器和序列检测器,数字电路实验,华中科技大学
一个带异步清零端的同步可逆模10计数器
浏览:163
一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端,M=0,增1计数器,M=1,减1计数器;clr为清零端,高电平有效。Start:启动信号,高电平有效。
可逆计数器(内含文档及Verilog HDL设计代码)
浏览:55
4星 · 用户满意度95%
可逆计数器是一种双向计数器,可以进行递增计数,也可以进行递减计数,根据计数控制信号的不同,在时钟脉冲的作用下,计数器可以进行加1或减1的操作。 下面描述的是一个位宽为4的可逆计数器,即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。
Verilog实现可逆计数器(FPGA)程序
浏览:100
4星 · 用户满意度95%
Verilog实现可逆计数器,可根据需要调节周期,且该程序已在Basys2开发板上验证成功。
模为十的计数器(verilog HDL)
浏览:136
5星 · 资源好评率100%
无reset,无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助
Verilog模16可逆计数器
浏览:76
5星 · 资源好评率100%
Verilog模16可逆计数器
十六进制加减可逆计数器设计.pdf
浏览:161
5星 · 资源好评率100%
十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆...
模16加减可逆计数器(有限状态机版本).docx
浏览:116
老师布置的作业,通过一段时间的学习,自己写的模16加减可逆计数器,看到很多人是直接写的,这里给一个用有限状态机写的,希望对大家有所帮助。
实验三-十进制可逆计数器.docx
浏览:91
5星 · 资源好评率100%
西南交通数电实验
模可变计数器设计(Verilog语言).doc
浏览:96
5星 · 资源好评率100%
模可变计数器设计(Verilog语言).doc
16位可逆加减计数器设计
浏览:170
16位可逆加减计数器设计,某知名984.5的FPGA课程大作业,quartus II + modelsim 仿真
EDA课程设计,模为237的可逆计数器
浏览:83
MAXPLUS2 计数器图形设计 ,计数器模为237 即计数到237 计数清零. 计数器可逆, EDA课程设计.
单时钟同步10进制可逆计数器74LS190实验电路multisim源文件
浏览:138
5星 · 资源好评率100%
单时钟同步10进制可逆计数器74LS190实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
Verilog 16位计数器
浏览:96
Verilog 16位计数器 采用参数化设计
实验六 同步计数器 实验报告答案
浏览:109
5星 · 资源好评率100%
实验六 同步计数器 实验报告答案
vsdl模231可逆计数器,grfic
浏览:52
vhdl中用到得芯片做计数器 各种芯片用法的教程可以让你理解计数器的一些概念和如何的运用!
74ls74做四进制计数器、十进制减法器、一百进制减法器
浏览:87
74ls74(D触发器)做四进制加/减法器、一百/十进制减法器
基于D触发器的异步八进制计数器设计.pdf
浏览:124
5星 · 资源好评率100%
基于D触发器的异步八进制计数器设计.pdf
华南农业大学数字电路实验题.zip
浏览:20
5星 · 资源好评率100%
1、 设计一个模4可逆计数器。 2、 设计一个0011序列检测器。 实验7 中规模时序逻辑电路设计 1、 用74161设计一个模100计数器。 2、 用74194设计一个00011101序列信号发生器。 综合性、设计性实验 1、设计...
36个Verilog设计基础代码移位寄存器编码器加法减法器分频器计数器逻辑源码Quartus工程文件合集.zip
浏览:171
5星 · 资源好评率100%
36个Verilog设计基础代码移位寄存器编码器加法减法器分频器计数器逻辑源码Quartus工程文件合集,...可逆计数器 同步计数器 四选一数据选择器 堆栈 奇数分频 异步计数器 流水线-加法器 简单运算单元ALU 随即存储器(RAM)
带异步复位和计数使能控制的8位二进制减法计数器设计
浏览:27
3星 · 编辑精心推荐
带异步复位和计数使能控制的8位二进制减法计数器设计 带异步复位和计数使能控制的8位二进制减法计数器设计
FlashPlayer29.0.0.140 IE浏览器版
浏览:39
5星 · 资源好评率100%
install_flash_player_ax.exe 2021年后不会强制失效的Flash player
小黑课堂计算机二级WPSOffice题库1.2.exe
浏览:187
小黑课堂计算机二级WPSOffice题库1.2.exe
电力电子技术(第5版)【王兆安】.zip
浏览:85
电力电子技术课件,适合初学者学习。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
xhinrain
2015-06-14
还行 有点用。
lichenglihaiyan
粉丝: 1
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
基于Stemblock+shufflenet改进YOLOv5的垃圾分类检测系统源码+项目说明.zip
fu项目 3.smart
2023 React 18 系统入门 进阶实战《欢乐购》
实验一顺序表的基本操作.doc
SAP Client Copy 参数文件
Spark On K8s实战视频课程
毕业设计-基于Java开发的电影购票小程序(Vue、SpringBoot)
Flink On K8s实战课程2023
SpringBoot+Vue3打造企业级一体化SaaS系统【已完结13章】
MSSQLX86、X64卸载工具
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功