没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog实现3_8译码器
verilog实现3_8译码器
3——8译码器
需积分: 47
18 下载量
62 浏览量
2013-05-07
20:36:13
上传
评论
收藏
678B
V
举报
温馨提示
立即下载
用verilog实现3——8译码器,经测试可用
资源推荐
资源评论
verilog 3_8译码器
浏览:160
38译码器,最简单的源代码,适合初学者,38译码器,最简单的源代码,适合初学者,
verilog 3—8译码器
浏览:163
verilog 编写的 3—8译码器程序代码
verilog 3:8译码器
浏览:106
嵌入式系统 关于3:8译码器用Verilog语言实现功能 利用quartus软件
verilog编写的三八译码器
浏览:11
4星 · 用户满意度95%
verilog编写的三八译码器,编程环境是xilinx ise10.1
三八译码器、verilog源程序
浏览:75
1、本程序模仿3/8译码器的功能 2、由SW1、SW2、SW3分别对应三位二进制。 SW3 SW2 SW1 : 对应二极管 0 0 0 : DD1 0 0 1 : DD2 0 1 0 : DD3 0 1 1 : DD4 1 0 0 : DD5 1 0 1 :
verilog HDL描述38译码器
浏览:98
EDA技术,verilogHDL描述的38译码器,完全根据真值表编写,并成功验证
3-8译码器verilog 代码
浏览:57
4星 · 用户满意度95%
eda入门级设计,本实例是3-8译码器verilog 代码,可综合!
3-8译码器 verilog代码
浏览:82
verilog实现的3-8译码器,开发环境vivado2016,使用modelsim仿真测试
3-8译码器仿真实验
浏览:40
5星 · 资源好评率100%
STA信号选阶跃输入(Step),0或1根据需要自选。 A0,A1,A2信号的输入选择读文件模块From File(.mat)。 内部实现用非门和与门进行实现。 输出端通过示波器模块(Scope)观察结果输出。
EDA3、8译码器代码
浏览:49
EDA实验课上的数据,学习代码、编程、Verilog语言养具有良好的数学、自然科学知识和较高文化素质修养、敬业精神和社会责任感,具有较强的创新意识和工程实践能力,具有坚实的自动控制理论基础知识
3-8译码器verilog程序
浏览:101
介绍3-8译码器的xilinx ise编译过程及verilog代码
4-16译码器 verilog语言
浏览:132
5星 · 资源好评率100%
verilog编写的4—16译码器。译码电路
3线—8线译码器VHDL实现
浏览:28
4星 · 用户满意度95%
VHDL语言的经典例子,这个是老师上课时候检查过的,保准能够实现!!!
38译码器verilog代码
浏览:88
38译码器verilog代码
BCD译码器verilog语言
浏览:182
BCD译码器使用verilog语言的代码实现 BCD译码器使用verilog语言的代码实现
Verilog编写的入门级3-8译码器设计与实现.
浏览:131
5星 · 资源好评率100%
Verilog编写的入门级3-8译码器设计与实现。适合有需要理解译码器的哥们
三八译码器实验
浏览:156
此实验为三八译码器实验 输入为三个拨动开关(SW1,SW2,SW3) 输出为八个LED灯 实验现像: 随着三个拨动开关的组合设计,八个LED灯从第一个开始 直到最后一个被点亮,每次只点亮一个LED。 SW1 SW2 SW3 D1 D2 D3 D4 D5 D6 D7 D8 0 0 0 1 0 0 0 0 0 0
verilog2-4转3-8译码器
浏览:73
4星 · 用户满意度95%
verilog实现的2线-4线译码器转3线-8线译码器
实验三--3—8译码器.doc
浏览:129
Multisim数字电路实验:实验三--3—8译码器,实验内容丰富规范,适合教师指导教学,希望对各位有用---
verilog语言编写的完整74ls138译码
浏览:133
关于verilog 刚刚学的可以看下 verilog语言编写的完整74ls138译码
实验四.译码显示电路 实验报告答案
浏览:178
5星 · 资源好评率100%
实验四.译码显示电路 实验报告答案
计算机硬件描述语言(eda)实验报告,包括状态机,计数器,3-8译码器,lp-rom的应用等……
浏览:172
计算机硬件描述语言(eda)实验报告,包括状态机,计数器,3-8译码器,lp-rom的应用等代码
EDA七段译码器实验报告
浏览:45
5星 · 资源好评率100%
本资源是EDA七段译码器实验报告,非常详细阿!
Verilog设计3-8译码器、8位全加器、四分之一分频器.zip
浏览:132
集成电路作业,Verilog设计3-8译码器、8位全加器、四分之一分频器(时钟周期clk=50ns),内含相对应的测试代码。
Verilog源码.zip
浏览:95
基于FPGA的数字图像处理基础源码,包括形态学变换,边缘检测,色度转换等等
VHDL语言实现3-8译码器
浏览:27
5星 · 资源好评率100%
用VHDL语言实现3-8译码器,在不同情况下进行不同译码
Vertibi 译码器的实现
浏览:53
实验:Vertibi 译码器的实现 一、实验目的: 1. 掌握大型逻辑电路的设计方法。 2. 掌握系统化、模块化的电路功能设计方法。 3. 掌握电路结构和行为᧿述语言。 4. 掌握逻辑电路的功能级验证与系统级验证方法 5. 熟悉测试程序的编写。 6. 注意代码规范性要求。 二、实验原理: 1、卷积编码的原理 卷积码是一种差错控制编码,其输出数据与输入数据与二进制多项式滑动相 关。卷积码使用(?,
VHDL实现3-8译码器
浏览:151
4星 · 用户满意度95%
此工程实现了3-8译码器的编译与封装!编译的过程中未出现错误和警告,欢迎使用!
卷积码编译码器的研究与实现
浏览:69
卷积码编译码器的研究与实现
哈夫曼编译码器的实现
浏览:97
哈夫曼编译码器的实现,实现27个字母的编译
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
liangzai5
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
StudentDormitory.class
yolov8 区域声光报警+计数
IMG_20240423_163451.jpg
IMG_20240423_142909.jpg
LIBMODBUS+QT SLAVE实现
2
webpack 可运行的前端脚本
Spring Boot最常用的30个注解.docx
demo.html
111111111111111111
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功