下载 > 资源分类 >  课程资源 >  专业指导 > vhdl 模拟中央人民广播电台报时电路

vhdl 模拟中央人民广播电台报时电路

2009-09-06 上传大小:136KB
模拟中央人民广播电台报时电路 ,.1 计时器运行到59分49秒开始报时,每鸣叫1s就停叫1s,共鸣叫6响;前5响为低音,频率为750HZ,最后1响为高音,频率为1KHz;
1.2要有分秒显示
综合评分:5(2位用户评分)
开通VIP C币充值 立即下载

评论共有2条

chaoli0918 2016-07-21 15:35:19
很好,可使用的
u012456088 2013-12-30 22:44:46
很好,,,很有用

登录后才能评论

 

相关推荐

VHDL与数字电路设计 立即下载
积分/C币:5
VHDL时序电路设计 立即下载
积分/C币:3
用 VHDL表示的时序电路 立即下载
积分/C币:0
VHDL语言实现8位二进制乘法电路 立即下载
积分/C币:3
基于VHDL的矩阵键盘及显示电路设计 立即下载
积分/C币:10
VHDL建立数码管扫描电路 立即下载
积分/C币:3
VHDL实用电路模块设计 立即下载
积分/C币:3
全加器电路基于VHDL语言编写 立即下载
积分/C币:3
键盘电路 点阵测试码 以及vhdl教学ppt 立即下载
积分/C币:3
数字电路EDA入门-VHDL程序实例集 立即下载
积分/C币:0
VHDL硬件电子琴电路验证实验 立即下载
积分/C币:3
VHDL硬件描述语言与和数字逻辑电路设计扫描版 立即下载
积分/C币:3
基于VHDL语言的微机接口电路设计 立即下载
积分/C币:5
VHDL键盘消抖动电路原理图 立即下载
积分/C币:5
VHDL 与数字电路设计 立即下载
积分/C币:3
电子专业电路方向VHDL课件2 立即下载
积分/C币:3
VHDL时序电路设计基础 立即下载
积分/C币:10
华中科技大学,数字电路实验,常用中规模集成电路VHDL的设计 立即下载
积分/C币:3
[VHDL硬件描述语言与和数字逻辑电路设计].侯伯亭&顾新 立即下载
积分/C币:0
VHDL组合逻辑电路设计 立即下载
积分/C币:3
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
扫码关注并点击右下角获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

vhdl 模拟中央人民广播电台报时电路

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
(仅够下载10个资源)
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
C币充值 开通VIP
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可奖励5下载分

  • 举报人:
  • 被举报人:
  • 举报的资源分:
  • *类型:
  • *详细原因: