没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
verilog实现的累加器程序
verilog实现的累加器程序
verilog
4星
· 超过85%的资源
需积分: 50
341 下载量
17 浏览量
2010-03-03
15:14:41
上传
评论
15
收藏
635B
NONE
举报
温馨提示
立即下载
此程序使用verilog编写的累加器,已经通过仿真验证。
资源推荐
资源评论
累加器_FPGAverilog_code_
浏览:133
5星 · 资源好评率100%
计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。本代码在fpga中实现累加器的功能
verilog实现利用按钮控制个位,十位,百位,千位的累加
浏览:120
verilog实现通过四个按钮控制四个数码管,实现个位,十位,百位,千位的累加
verilog实现的RAM程序
浏览:121
4星 · 用户满意度95%
此程序是用verilog编写的RAM模块,各种信号都很全,已经通过仿真验证。
verilog有符号加法器设计
浏览:63
verilog代码设计一个有符号累加器,每个累加器输入-8~+7范围有符号数i_data共四个,i_valid在输入数据有效时置高,无效时置低,当接收到4哥数据后,进行有符号数累加运算并输出累加结果o_data,同时拉高o_ready线(此时也可以接收下一轮数据的输入)。o_ready拉高一个时钟周期脉冲表明 一次有效累加输出。
串口通信程序verilog实现
浏览:74
verilog实现的串口收发程序,有详细注释和testbench
Verilog加法器代码
浏览:190
Verilog加法器代码,可以通过Vivado运行
最简洁的累加器实现方法
浏览:153
实现32bit的累加器,通过组合逻辑书序是方法的方法加以湿湿的多少的山东的
FPGA 累加器程序
浏览:102
4星 · 用户满意度95%
FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器FPGA 累加器
无符号乘法器累加器
浏览:143
Verilog HDL中的一个8比特无符号乘法器累加器设计,它具有寄存I/O端口,支持同步装入。综合工具能够探测HDL代码中的乘法器累加器设计,自动推断出altmult_accum宏功能,提供最优结果。
基于FPGA的乘累加器
浏览:181
一种基于FPGA的乘累加器的设计,乘累加器是一种电子电路中经常用到的电路模块。
RS232程序的verilog实现
浏览:144
3星 · 编辑精心推荐
RS232协议的verilog实现,经过仿真是正确的,测试文件不包括其中。分为发送端,接收端,波特率产生器,顶层模块。
verilog实现的RAM模块程序
浏览:186
5星 · 资源好评率100%
此程序用verilog编写的RAM模块,各种端口信号都有,已经通过仿真验证。
verilog实现OFDM程序(全)
浏览:97
4星 · 用户满意度95%
利用verilog语言开发OFDM程序,在Xilinx公司的ISE软件环境下调试通过。
基于verilog实现的AD 转换程序
浏览:44
4星 · 用户满意度95%
本程序是基于verilog实现的AD 转换程序
DPS EMIF接口实现程序verilog.rar
浏览:147
DSP EMIF接口程序verilog已验证: 功能已经验证,实现数据的接受和发送交互;
costas环verilog实现
浏览:97
costas环verilog实现,包含完整的verilog代码
用Verilog实现阵列乘法器
浏览:113
3星 · 编辑精心推荐
用Verilog实现阵列乘法器,采用的是流水线的做法
verilog实现的PCM模块
浏览:45
5星 · 资源好评率100%
verilog实现的PCM模块 verilog实现的PCM模块 verilog实现的PCM模块
8位全加器,verilog实现
浏览:131
5星 · 资源好评率100%
8位全加器,实现加法减法。sub为0做加法,sub为1做减法
除法器的Verilog实现
浏览:85
3星 · 编辑精心推荐
包含有符号除法器以及无符号除法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
VHDL的累加器
浏览:87
3星 · 编辑精心推荐
采用硬件描述语言 编写的累加器代码,除了代码,还有时序仿真图,让你清楚的了解硬件语言。
Verilog写的同时求50组数据最小值的程序
浏览:30
4星 · 用户满意度95%
用Verilog写的同时求50组数据最小值的程序,计算简单,延时很小。
基于CSA原理,使用verilog实现7个数相加
浏览:7
基于CSA原理,使用verilog实现7个数相加
verilog实现计数器设计
浏览:99
verilog实现计数器设计,包括同步异步加减法计数器的详细代码
计数器课程设计报告
浏览:44
利用CD4062和红外对管的计数器,需要的下载。电路原理:由红外发射管产生红外线,红外接收管接收红外线。当光线被挡住会产生一个触发脉冲,送入计数器的CP端,使计数器计数加“1”。CD4026的使能端INH接地,芯片持续进行计数。由2个十进制CD4026芯片异步计数构成100进制。在本设计中,MR复位清零功能没有应用,所以也接“0”低电平。DE1.DE2接高电平,允许数码管显示输出。CD4026接收
基于verilog实现的时钟信号程序
浏览:112
基于verilog实现的时钟信号程序,直接粘贴复制编译即可
实现3分频verilog程序
浏览:182
4星 · 用户满意度95%
本程序用verilog实现3分频电路,只需要修改其中分频数值,就可以实现任意奇数分频电路
用verilog语言实现的流水灯程序
浏览:50
4星 · 用户满意度95%
用verilog语言实现的流水灯程序,使用quartus软件实现
verilog实现的232串口程序
浏览:38
5星 · 资源好评率100%
以Verilog语言实现波特率固定或可变的RS232串口功能,并且附有实现multisim功能仿真的testbench
任意实现小数分频的verilog程序
浏览:31
3星 · 编辑精心推荐
任意实任意实现小数分频的verilog程序 现小数分频的verilog程序
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
xiaobailing2005
2014-02-26
正是我需要的程序,谢谢。
wb2009_happy
2013-11-25
资源不错,很有用
wangpinghui
2012-09-22
还可以,写的比较简单的
genyo_xu
2013-11-17
代码具有一定的指导意义,对于入门verilog的人比较有用...
嘎嘎嘎嘎嘎嘎嘎
2014-05-28
比较简单,适合初学者
1
2
3
4
前往
页
fengyingjia
粉丝: 14
资源:
18
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
机器人相关学习资源及仿真文件
mongodb 数据库基本操作.zip
rhsn.jpg
百度大模型驱动下的智能代码助手提效实践
基于opencv + dlib 进行人脸68点检测,提取人脸特性,上传至服务器进行人脸识别
基于Python通过下载气象数据和插值拟合离散数据曲线实现对寒潮过程的能量分析
mongodb 数据库基本操作.zip
自动驾驶-感知技术-车道线检测量产经验分享.pdf
nginx安装部署所需要的文件模板
nginx安装部署所需要的文件模板
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
- 3
- 4
前往页