CY7C68013 PCB 设计建议
需积分: 9 35 浏览量
2010-03-05
13:10:28
上传
评论
收藏 205KB DOC 举报
主题: CY7C68013 PCB 设计建议
作者
内容
<< 上一个主题 | 下一个主题>>
usbsolution
系统管理员
注册时间: 2003-01-25
所在地: 北京
在线状态: 离线
发帖数: 208
发表: 2005-10-04 21:50 | IP 已记录
#1
这是我翻译的一篇 CYPRESS 关于 CY7C68013 的设计建议，我也是按照这个建议设计的，希望给大家一些帮助。本网站
的任何原创贴都可以转载，但请注明出自 WWW.USBSOLUTION.COM，谢谢！有需要原文的朋友请发送到
usbsolution@hotmail.com 与我联系。
一.USB 信号
1.1 将 CY7C68013 芯片放在靠近 GND 信号层。
1.2 在信号层上对 D+和 D-走线要靠近 GND 层。
1.3 在对其他信号布线之前，先对 D+和 D-布线。
1.4 保持 D+和 D-下面的 GND 面可靠。在这两个信号线下分割 GND 面会导致阻抗不匹配，增加电磁辐射。
1.5 避免 D+和 D-通过过孔，过孔会导致阻抗不匹配。当必须使用过孔时（比如，使用 MiniB 接口），请保持过孔小(25mil
的 pad，10mil 的孔)，并且保证 D+和 D-的走线在相同层上。
1.6 保证 D+和 D-的长度小于 3inchs( 75mm )，1inch( 25~30mm )最好。
1.7 D+和 D-的长度相差在 50mil(1.25mm)以内，避免信号线相交和跨越电源。
1.8 保持 D+和 D-之间的间距为常数。否则会导致阻抗不匹配。
1.9 保持 D+和 D-与其他的非静态走线的距离为 250mil(6.5mm)。
1.10 使用 45 度拐角，不要使用 90 度拐角。
1.11 D+和 D-与铺铜的间距保持 5 个走线宽度。与铺铜的间距太近会影响他们的阻抗。
1.12 如果 CY7C68013 需要在 D+和 D-上加串级终端和上拉电阻，将电阻放在离芯片尽可能近。
1.13 除非为了减小 EMI, 否则应避免在 D+和 D-上作 common-mode chokes. common-mode choke ｓ对高速信号没什么好
处，相反会影响全速信号的波形．
返回顶端
usbsolution
系统管理员
注册时间: 2003-01-25
所在地: 北京
在线状态: 离线
发帖数: 208
发表: 2005-10-04 21:53 | IP 已记录
#2
二. VBUS, GND, SHIELD
2.1 在靠近 VCC 层的信号层上对 VBUS 走线，这样会防止对 D+和 D-的影响。
2.2 对 VBUS 进行滤波以减小 ESD,这对于有的 CYPRESS 芯片通过 VBUS 来检测设备是否接入或退出连接总线尤为重要
（不需要）。一个简单的 RC 滤波即可。RC 滤波电路要放在靠近 USB 接口处，而不是芯片处。
2.3 放置一个小于 10uF 的电容在 VBUS,这样可以防止破坏 USB 对电流的要求。
2.4 通过一个电阻来连接 SHIELD 和 GND．将这个电阻放在 USB 接口附近。可以防止 EMI 和 RFI.
2.5 放置一个不大于 USB 头的面，在靠近 vcc 面的信号层上。
[此帖由 usbsolution 于 2005-10-04 22:01 编辑过]
资源评论
