没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
超前进位加法器设计(参考资料).doc
超前进位加法器设计(参考资料).doc
超前进位
verilog
需积分: 50
18 下载量
98 浏览量
2019-09-03
21:33:12
上传
评论
2
收藏
42KB
DOC
举报
温馨提示
立即下载
超前进位加法器verilog代码 verilog代码 , 超前进位
资源推荐
资源评论
组成原理-超前进位加法器设计.pdf
浏览:181
5星 · 资源好评率100%
组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf组成原理-超前进位加法器设计.pdf
超前进位加法器的设计
浏览:16
超前进位加法器的设计超前进位加法器的设计
超前进位加法器设计实验参照.pdf
浏览:55
超前进位加法器设计实验参照.pdf
数字电路课程设计之超前进位加法器.doc
浏览:120
使用Verilog语言实现四位超前进位加法器设计,并使用Quartes编写程序,使用modelsin进行仿真验证设计
074-王楠-计组实验二(超前进位加法器设计实验).doc
浏览:174
计算机组成及汇编原理实验报告-----超前进位加法器设计实验 (1)掌握超前进位加法器的原理及其设计方法。 (2)熟悉CPLD应用设计及EDA软件的使用。
四位超前进位加法器
浏览:136
四位超前进位加法器实验报告,图形及图形分析
超前进位加法器verilog代码
浏览:137
4bit超前进位加法器(CLA)源代码,用组合逻辑实现
超前进位加法器FPGA
浏览:131
此设计是超前进位加法器,包括ise工程,应用于CPU设计之中。
16位超前进位加法器
浏览:147
4星 · 用户满意度95%
eetop.cn_Verilog 实现一个16位超前进位加法器.对初学者是十分有帮助的
4位超前进位加法器
浏览:92
利用超前进位实现的4位加法器 加快了进位传递的速率
超前进位加法器设计借鉴.pdf
浏览:71
超前进位加法器设计借鉴.pdf
16位超前进位加法器实验报告.doc
浏览:155
5星 · 资源好评率100%
16位超前进位加法器实验报告.doc
异步超前进位加法器设计 (2009年)
浏览:63
提出了一种新的高速加法器电路。该加法器采用混合握手协议,将超前进位与异步自定时技术相结合,根据进位链出现的概率大小来分配进位路径,可以在保持异步结构低功耗的同时提高运算速度。仿真结果表明,在SMIC0.18μm工艺下,32位异步超前进位加法器平均运算完成时间为0.880932ns,其速度是同步串行加法器的7.33倍,是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍,且电路面积和功耗
4位超前进位加法器的数据流建模
浏览:132
代码准确可靠。4位超前进位加法器的数据流建模。利用Verilog HDL数据流建模方法建立4位超前进位加法器,并完成仿真和综合
32位超前进位加法器设计verilog
浏览:163
32位超前进位加法器设计verilog 分成几个部分啊
8 位超前进位加法器
浏览:182
8 位超前进位加法器
16位超前进位加法器的verilog实现.doc
浏览:177
16位超前进位加法器的verilog实现.doc
16位超前进位加法器的verilog实现.docx
浏览:45
16位超前进位加法器的verilog实现.docx
16位BK树超前进位加法器
浏览:85
5星 · 资源好评率100%
16位BK树超前进位加法器(carry look ahead adder)是对普通的全加器进行改良而设计成的并行加法器,主要是针对普通全加器串联时互相进位产生的延迟进行了改良
32位超前进位加法器(Verilog)
浏览:168
4星 · 用户满意度95%
32位超前进位加法器(Verilog HDL),由8个四位超前进位生成。
verilog实现的4位逐次进位乘法器
浏览:78
利用verilog语言实现了逐次进位乘法器,延时达到3.549ns,资源使用了24个LUT
8bit按位乘法器
浏览:166
8bit按位乘法器,与非门电路“手工”搭的,适合初学者
第四章实验报告 加法器-四川大学数字逻辑高分实验报告.doc
浏览:194
5星 · 资源好评率100%
第四章实验报告 加法器-四川大学数字逻辑高分实验报告.doc 自己做的,分数很高,保证每个实验点都做的很完善
VERILOG 实现的4位超前进位加法器
浏览:113
VERILOG 超前进位加法器 加法器 速度较快
超前进位加法器和乘法器——包敏杨1
浏览:56
endmodule仿真结果为:乘法器串行乘法器:module multiply1(clk, x, y, result);endcase endendmodule
VHDL 32位超前进位加法器
浏览:65
5星 · 资源好评率100%
包括4位超前几位加法器,32位超前进位加法器及测试程序和电路图
超前进位加法器的Verilog代码
浏览:160
Verilog代码
python大作业 含爬虫、数据可视化、地图、报告、及源码(整和为一个文件)(2014-2020全国各地区原油加工量).rar
浏览:76
5星 · 资源好评率100%
(含源码及报告)本程序分析了自2014年到2020年每年我国原油加工的产量,并且分析了2019年全国各地区原油加工量,含饼状图,柱状图,折线图,数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持,如果缺少某库请自行安装后再运行。文件含2个excel表,4个csv文件以及一个名字为render的html文件(需要用浏览器打
仿真电路以及操作方法
浏览:11
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路,实现以下功能:用低频信号源产生ui1=0.1sin2πft(V),f=500Hz的正弦波信号,加至加法器的输入端,加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量,选出f信号为uo2,uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览:57
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细,很适合给新是的实习生做培训用!是我一直在用的流程管理,很适合学习与交流。
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
drjiachen
粉丝: 168
资源:
2144
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
csdn中x-ca-key,x-ca-nonce,x-ca-signature与x-ca-signature-headers探索
Image_1714012264770.png
wine_quality.arff
Fortran.zip00002
电气类112、锂离子电池生产温度预测数据集
719535213496899PDF电子版.zip
VIDEO.LST
原生js调用chatgpt接口,流式回复逐字输出
基于Java web的网页选择图片按需裁剪图像并上传后台接收源码.zip
mysql自带的lib文件
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功