没有合适的资源?快使用搜索试试~ 我知道了~
A 960-Mb/s/pin Interface for Skew-Tolerant Bus Using Low Jitter ...
需积分: 10 0 下载量 21 浏览量
2010-12-08
19:52:24
上传
评论
收藏 224KB PDF 举报
温馨提示
试读
10页
This paper describes an I/O scheme for use in a highspeed bus which eliminates setup and hold time requirements between clock and data by using an oversampling method. The I/O circuit uses a low jitter phase-locked loop (PLL) which suppresses the effect of supply noise. Measured results show peakto- peak jitter of 150 ps and rms jitter of 15.7 ps on the clock line. Two experimental chips with 4-pin interface have been fabricated with a 0.6-m CMOS technology, which exhibits the bandwidth of 960 Mb/s per pin.
资源推荐
资源评论
资源评论
dongfangtime
- 粉丝: 0
- 资源: 4
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功