没有合适的资源?快使用搜索试试~ 我知道了~
Binding System Verilog to VHDL design
需积分: 16 0 下载量 12 浏览量
2011-02-24
10:22:46
上传
评论
收藏 2.33MB PDF 举报
温馨提示
add-in powerful System Verilog functional coverage function for your verification of the VHDL design.
资源推荐
资源评论
资源评论
czhao55
- 粉丝: 2
- 资源: 29
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功