并行flash FPGA读写测试，Verilog语言

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; inst1|altpll_component|auto_generated ; 2 ; 0 ; 0 ; 0 ; 5 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst1 ; 1 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; inst|u_flash_ctrl|u_flash_read ; 26 ; 0 ; 0 ; 0 ; 34 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; ; inst|u_flash_ctrl|u_flash_write ; 34 ; 0 ; 0 ; 0 ; 26 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; ; inst|u_flash_ctrl|u_flash_erase ; 25 ; 0 ; 0 ; 0 ; 26 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; ; inst|u_flash_ctrl ; 57 ; 22 ; 0 ; 22 ; 36 ; 22 ; 22 ; 22 ; 8 ; 0 ; 0 ; 0 ; 0 ; ; inst ; 2 ; 4 ; 0 ; 4 ; 36 ; 4 ; 4 ; 4 ; 8 ; 0 ; 0 ; 0 ; 0 ; +---------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+