Xilinx-FPGA-引脚功能详细介绍.doc
4星 · 超过85%的资源 需积分: 50 178 浏览量
2019-09-18
16:19:15
上传
评论 3
收藏 293KB DOC 举报 
Xilinx FPGA 引脚功能详细介绍
注：技术交流用，希望对大家有所帮助。
1. IO_LXXY_# 用户 IO 引脚
XX 代表某个 BANK 内唯一的一对引脚，Y=[P|N]代表对上升沿还是下降沿
敏感，#代表 BANK 号。
2. IO_LXXY_ZZZ_# 多功能引脚
ZZZ 代表在用户 IO 的基本上添加一个或多个以下功能。
Dn：I/O（在 readback 期间），在 selectMAP 或者 BPI 模式下，D[15:0]配置
为数据口。在从 SelectMAP 读反馈期间，如果 RDWR_B=1，则这些引脚变成输
出口。配置完成后，这些引脚又作为普通用户引脚。
D0_DIN_MISO_MISO1：I，在并口模式（SelectMAP/BPI）下，D0 是数据
的最低位，在 Bit-serial 模式下，DIN 是信号数据的输入；在 SPI 模式下，MISO
是主输入或者从输出；在 SPI*2 或者 SPI*4 模式下，MISO1 是 SPI 总线的第二
位。
D1_MISO2，D2_MISO3：I，在并口模式下，D1 和 D2 是数据总线的低位；
在 SPI*4 模式下，MISO2 和 MISO3 是 SPI 总线的 MSBs。
An：O，A[25:0]为 BPI 模式的地址位。配置完成后，变为用户 I/O 口。
AWAKE：O，电源保存挂起模式的状态输出引脚。SUSPEND 是一个专用
引脚，AWAKE 是一个多功能引脚。除非 SUSPEND 模式被使能，AWAKE 被用
作用户 I/O。
MOSI_CSI_B_MISO0 ： I/O ， 在 SPI 模 式 下 ， 主 输 出 或 者 从 输 入 ； 在
SelectMAP 模式下，CSI_B 是一个低电平有效的片选信号；在 SPI*2 或者 SPI*4
的模式下，MISO0 是 SPI 总线的第一位数据。
FCS_B：O，BPI flash 的片选信号。
FOE_B：O，BPI flash 的输出使能信号
FWE_B：O，BPI flash 的写使用信号
LDC：O，BPI 模式配置期间为低电平
HDC：O，BPI 模式配置期间为高电平
CSO_B：O，在并口模式下，工具链片选信号。在 SPI 模式下，为 SPI flsah
片选信号。
IRDY1/2,TRDY1/2：O，在 PCI 设计中，以 LogiCORE IP 方式使用。
剩余10页未读，继续阅读
资源评论
zxs4650031412020-10-22还不错，省了不少心和时间
