没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
锁相环技术原理及FPGA实现
锁相环技术原理及FPGA实现
FPGA
5星
· 超过95%的资源
需积分: 33
413 下载量
83 浏览量
2019-03-27
13:33:35
上传
评论
21
收藏
55.45MB
PDF
举报
温馨提示
立即下载
高清扫描版PDF，含章节书签。 本书既有锁相环原理又有工程实现，值得一看。 尤其是关注数字锁相环的同学，可以了解一下。
资源推荐
资源评论
锁相环技术原理及FPGA实现]
浏览：57
3星 · 编辑精心推荐
对[锁相环技术原理进行了详细的讲解，且相关代码都有非常次详细的注释
数字锁相环及其FPGA的实现
浏览：146
3星 · 编辑精心推荐
锁相环 (PLL) 的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。 随着集成电路技术的发展，集成锁相环和数字锁相环技术日趋成熟，不仅能够制成频率较高的单片集成锁相环路，还可以把整个系统集成到一个芯片上去，实现所谓的片上系统 SOC 。 因此，可以把全数字锁相环路 (ADPLL) 作为一个功能模块嵌入 SOC ，构成片内锁相
数字锁相环的FPGA实现
浏览：47
FPGA实现的锁相环程序 利用原理图和VHDL等实现锁相环技术
基于FPGA的数字锁相环设计
浏览：129
文档是基于FPGA的数字锁相环设计，实现了高精度的时钟输出以及快速锁定
基于FPGA的数字锁相环设计.pdf
浏览：186
基于FPGA的数字锁相环设计.pdf
锁相环原理.pdf
浏览：146
5星 · 资源好评率100%
锁相环设计原理，PLL设计。锁相环的经典结构和组成部分及设计。
锁相环技术原理及FPGA实现_所有程序源码
浏览：165
4星 · 用户满意度95%
杜勇老师编著的 的全部源码例程.
最全面最权威的锁相环PLL原理与应用资料
浏览：19
4星 · 用户满意度95%
最全面最权威的锁相环PLL原理与应用资料 包括1：锁相技术__张厥盛（西安电子科大出版） 2：锁相环PLL电路设计与应用（日）远坂俊昭著 这是PLL经典资料包括大量应用实例 3：Design Technique for Charge Pump Phase-Locked Loops 英文资料包括PLL设计详细步骤，对英文底子好的非常有用啊 4：一个非常有用的锁相环滤波器设计软
基于Verilog的数字锁相环设计,在vivado2019.2中开发带testbench+代码操作视频
浏览：129
5星 · 资源好评率100%
1.领域：FPGA，数字锁相环 2.内容：基于Verilog的数字锁相环设计,在vivado2019.2中开发带testbench+代码操作视频 3.用处：用于FPGA数字锁相环编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。 工程路径必须是英文，不能中文
基于FPGA的数字锁相环设计实现
浏览：4
不错的资料 原理讲的透彻 不错的资料 原理讲的透彻
宽频带数字锁相环的设计及基于FPGA的实现
浏览：180
数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。
FPGA实现数字锁相环
浏览：164
FPGA实现的数字锁相环，可以对未知的频率进行锁相
FPGA实现负反馈控制纯数字锁相环！
浏览：166
用最简单，最精简的语言告诉你实现FPGA负反馈的净化。不讲高深理论，直接讲怎么实现
用FPGA实现数字锁相环.7z
浏览：100
用FPGA实现数字锁相环.7z
基于FPGA的数字锁相环的设计与实现.pdf
浏览：11
基于FPGA的数字锁相环的设计与实现.pdf
基于 FPGA 的高阶全数字锁相环的设计与实现
浏览：7
提出了一种实现高阶全数字锁相环的新方法。该锁相环以数字比例积分控制取代了传统的一些数字环路滤 波控制方法，具有电路结构简单、控制灵活、跟踪精度高、环路性能好和易于集成的特点
论文研究-基于FPGA的全数字锁相环的设计与实现 .pdf
浏览：86
基于FPGA的全数字锁相环的设计与实现，杨琳，王强，本文介绍了全数字锁相环的工作原理，给出了一种基于FPGA的全数字锁相环的实现方法，并采用VHDL硬件描述语言在Xilinx公司的ISE Design Suite
FPGA实现PLL全数字锁相环
浏览：43
3星 · 编辑精心推荐
FPGA实现PLL全数字锁相环 全部代码
数字锁相环原理及程序
浏览：135
3星 · 编辑精心推荐
介绍数字锁相环原理，并给出相应的MATLAB代码，通俗易懂。
42_ZYNQ7020开发板Vivado配置IP核生成5路PLL（锁相环）
浏览：186
MIO是固定管脚的，属于PS，使用时不消耗PL资源；EMIO通过PL扩展，使用时需要分配管脚，使用时消耗PL管脚资源；AXI_GPIO是封装好的IP核，PS通过M_AXI_GPIO接口控制PL部分实现IO，使用时消耗管脚资源和逻辑资源。 使用的板子是zc702
数字调制解调技术的MATLAB与FPGA实现 Altera Verilog版_杜勇编著.zip
浏览：190
5星 · 资源好评率100%
本书以XILINX公司的FPGA为开发平台，采用MATLAB及VHDL语言为开发工具，详细阐述了数字调制解调技术的FPGA实现原理、结构、方法，以及仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FPGA实现数字信号处理基础、ASK调制解调、PSK调制解调、FSK调制解调、QAM调制解调，以及扩频通信的设计与实现等内容。本书思路清晰、语言流畅、分析透彻，在简明阐述设计
一阶锁相环Matlab程序及其FPGA程序
浏览：83
1、资料包含一阶环路设计说明，一阶环路Matlab程序，matlab程序模拟FPGA工作方式，对各变量进行了量化处理。 2、包含了FPGA工程，可直接运行查看仿真结果，使用Vivado2015.4.2版本
ADPLL全数字锁相环
浏览：30
3星 · 编辑精心推荐
带宽自适应高阶全带宽自适应高阶全数字锁相环的研究与设计数字锁相环的研究与设计
锁相环基本原理.pdf
浏览：14
本文档详细描述了锁相环的工作原理，有助于硬件开发
基于FPGA的三相锁相环实现
浏览：170
3星 · 编辑精心推荐
很详细得讲解了 锁相环 有推导公式 并没有附带源代码
基于FPGA的软件锁相环实现
浏览：129
该锁相环基于quartus开发，适用于电力电子控制，有兴趣的朋友可以参考一下
verilog语言编写FPGA平台全数字锁相环
浏览：70
全数字锁相环在FPGA平台通过verilog语言编写
verilog语言的FPGA数字锁相环PLL实现
浏览：112
3星 · 编辑精心推荐
使用verilog语言实现的FPGA数字锁相环（pll）
FPGA内全数字延时锁相环的设计
浏览：61
现场可编程门阵YSJ(FPGA)的发展已经有二十多年，从最初的1200门发展到了 目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、 消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越来越重要，时钟延迟和时钟 偏差已成为影响系统性能的重要因素。目前，为了消除FPGA芯片内的时钟延迟， 减小时钟偏差，主要有利用延时
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
wupan1981
2019-05-03
好资料 很清晰
play_emma
2019-04-23
很好，扫描的很清晰。
jz_ddk
2020-12-22
资源质量不错
egengzhao4290
2019-05-05
挺不错的资源
cwb0710575126
2019-05-08
很有用，认真学习
1
2
前往
页
chyx555
粉丝: 6
资源:
11
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
黑马智慧物业小区模块功能代码
超微主板 X9DRL-3F bios 支持nvme启动
超微主板 X9DRH-7F bios 支持nvme启动
159862100195409mztqggpjb_156074 (1).apk
www.3b7d7.m3u8.m3u8
Volumetric Light Beam 1.85
脚本.sql
上市公司海外收入与营业总收入数据1990-2022.xlsx
上市公司海外业务收入数据2003-2022.xlsx
上市公司海外收入与营业总收入数据1990-2022.dta
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
- 1
- 2
前往页