复旦nois教材01.rar_verilog单周期处理器risc-v资源-CSDN文库

4星 · 超过85%的资源需积分: 49 185 浏览量 2009-08-05 20:08:37 上传评论 7 收藏 1.91MB RAR 举报

1 第一章绪论....................................................................................................................................1 1.1 概述...................................................................................................................................1 1.2 本书内容安排....................................................................................................................3 1.3 设计步骤............................................................................................................................4 1.4 支持Nios CPU的FPGA型号.............................................................................................5 第二章 SOPC Builder开发环境......................................................................................................8 2.1 创建Quartus II工程...........................................................................................................8 2.2 创建 Nios 系统模块......................................................................................................10 2.2.1 创建新的 .bdf ......................................................................................................10 2.2.2 开始使用SOPC Builder........................................................................................11 2.2.3 系统主频...............................................................................................................12 2.2.4 加入CPU和IP模块...............................................................................................12 2.2.5 指定基地址...........................................................................................................21 2.2.6 配置Nios系统.......................................................................................................22 2.2.7 生成Nios32 并把它加入到设计中......................................................................23 2.2.8 把符号（symbol）加入到BDF文件中...............................................................24 2.2.9 加入引脚和基本单元...........................................................................................25 2.2.10 命名引脚.............................................................................................................26 2.2.11 进行最后连接.....................................................................................................27 2.3 编译（Compilation）......................................................................................................28 2.3.1 创建编译器设置...................................................................................................28 2.3.2 指定器件系列（Device Family）与型号...........................................................28 2.3.3 为器件引脚分配信号...........................................................................................29 2.3.4 确认引脚分配.......................................................................................................30 2.3.5 指定设备与编程设置...........................................................................................30 2.3.6 指定配置文件类型...............................................................................................31 2.3.7 编译用户设计.......................................................................................................31 2.4 编程（Programming）....................................................................................................32 2.4.1 配置FPGA ............................................................................................................32 2.4.2 在Nios系统上运行软件.......................................................................................34 第三章 Nios CPU结构..................................................................................................................36 3.1 NIOS处理器概述.............................................................................................................36 3.1.1 指令总线主端口...................................................................................................37 3.1.2 数据总线主端口...................................................................................................37 3.1.3 缓冲存储器...........................................................................................................38 3.1.4 移位单元...............................................................................................................38 3.1.5 乘法支持...............................................................................................................38 3.1.6 中断支持...............................................................................................................39 3.1.7 Nios片上调试模块................................................................................................39 3.1.8 开发环境...............................................................................................................39 3.2 内部寄存器......................................................................................................................39 3.2.1 通用寄存器文件...................................................................................................39 3.2.2 K寄存器.................................................................................................................41 2 3.2.3 %r0（%g0）寄存器..............................................................................................41 3.2.4 程序计数器...........................................................................................................41 3.2.5 控制寄存器...........................................................................................................41 3.3 流水线..............................................................................................................................44 3.4 存储器组织......................................................................................................................46 3.5 寻址方式..........................................................................................................................50 3.6 程序流程控制..................................................................................................................52 第四章 Avalon总线规范...............................................................................................................54 4.1 概述.................................................................................................................................54 4.2 术语和概念......................................................................................................................55 4.3 Avalon总线传输...............................................................................................................58 4.3.1 主端口接口与从端口接口...................................................................................58 4.3.2 Avalon总线时序....................................................................................................58 4.3.3 Avalon总线信号....................................................................................................59 4.3.4 并发多主端口的Avalon总线需考虑的事项.......................................................60 4.4 Avalon从端口传输...........................................................................................................60 4.4.1 从传输的Avalon总线信号...................................................................................60 4.4.2 Avalon总线上的从端口读传输.............................................................................62 4.4.3 在Avalon总线上的从端口写传输.......................................................................66 4.5 Avalon主端口传输...........................................................................................................70 4.5.1 主传输的Avalon信号...........................................................................................71 4.5.2 Avalon总线上的基本主端口读传输.....................................................................72 4.5.3 Avalon总线上的基本主端口写传输.....................................................................73 4.6 高级Avalon总线传输......................................................................................................75 4.6.1 带延迟的Avalon读传输.......................................................................................75 4.6.2 流传输模式...........................................................................................................81 4.6.3 Avalon总线控制信号.............................................................................................87 4.7 片外设备与Avalon总线的接口......................................................................................88 4.7.1 从传输的Avalon三态信号...................................................................................88 4.7.2 无延迟的Avalon三态从端口读传输...................................................................89 4.7.3 带固定延迟的Avalon三态从端口读传输...........................................................91 4.7.4 Avalon三态从端口写传输.....................................................................................92 4.8 Avalon总线地址对齐方式...............................................................................................94 4.8.1 地址对齐概述.......................................................................................................94 4.8.2 为Avalon外设选择地址对齐参数.......................................................................94 4.8.3 静态地址对齐.......................................................................................................95 4.8.4 动态地址对齐.......................................................................................................98 4.9 连接到外部设备..............................................................................................................99 第五章软件设计流程和方法.....................................................................................................101 5.1 软件开发包....................................................................................................................101 5.1.1 软件开发流程.....................................................................................................101 5.1.2 SDK树目录简介..................................................................................................102 5.1.3 编译后代码结构.................................................................................................106 5.1.4 Nios库函数..........................................................................................................106 3 5.1.5 高级C语言支持..................................................................................................109 5.2 软件开发常用命令........................................................................................................110 5.2.1 hexout2flash .........................................................................................................110 5.2.2 nios_build............................................................................................................. 111 5.2.3 nios-console .........................................................................................................112 5.2.4 nios-convert..........................................................................................................112 5.2.5 nios-debug............................................................................................................113 5.2.6 nios-run ................................................................................................................114 5.2.7 srec2flash .............................................................................................................114 第六章外设的组织与使用.........................................................................................................116 6.1 SOPC Builder与PTF文件...............................................................................................116 6.1.1 SOPC Builder组成...............................................................................................116 6.1.2 PTF文件的两种类型...........................................................................................117 6.1.3 SOPC Builder设计流程.......................................................................................121 6.2 SOPC Builder的外设......................................................................................................128 6.2.1 定时器.................................................................................................................128 6.2.2 并行输入输出模块.............................................................................................132 6.2.3 异步收发器（UART） ......................................................................................134 6.2.4 DMA控制器........................................................................................................142 第七章中断处理.........................................................................................................................147 7.1 中断处理过程................................................................................................................147 7.1.1 异常处理的基础知识.........................................................................................147 7.1.2 Nios中断处理基础..............................................................................................148 7.1.3 Nios异常处理步骤..............................................................................................151 7.2 中断处理的例子：UART收发程序.............................................................................152 7.2.1 在Nios系统中实现ISR.......................................................................................152 7.2.2 串口通信基础.....................................................................................................153 7.2.3 实现Nios UART ISR ..........................................................................................154 7.2.4 代码示例.............................................................................................................155 第八章调试手段.........................................................................................................................164 8.1 GERMS监控程序...........................................................................................................164 8.1.1 监控程序命令.....................................................................................................164 8.1.2 GERMS引导过程................................................................................................165 8.1.3 采用GERMS从闪存中引导系统.......................................................................165 8.2 FS2 公司的System Analyzer..........................................................................................169 8.2.1 简介.....................................................................................................................169 8.2.2 设置调试器.........................................................................................................170 8.2.3 使用调试器.........................................................................................................172 8.2.4 调试命令列表.....................................................................................................178 8.2.5 OCI调试模块相关软件子程序...........................................................................184 第九章高级特性.........................................................................................................................186 9.1 用户自定义指令............................................................................................................186 9.1.1 用户自定义指令的概念.....................................................................................186 9.1.2 硬件接口.............................................................................................................187 4 9.1.3 软件接口.............................................................................................................190 9.1.4 加速效果.............................................................................................................192 9.1.5 用户自定义指令实例.........................................................................................192 9.2 并发多主设备总线结构................................................................................................197 9.2.1 传统总线结构.....................................................................................................197 9.2.2 并发多主设备总线结构.....................................................................................198 9.3 Nios嵌入式处理器设计的模拟.....................................................................................203 9.3.1 软件配置.............................................................................................................203 9.3.2 模拟设置.............................................................................................................203 9.3.3 使用ModelSim进行模拟....................................................................................208 9.3.4 分析模拟结果.....................................................................................................211 9.3.5 增加或删除波形图信号.....................................................................................218 9.3.6 片外存储器模拟.................................................................................................218 第十章新版Nios II的特点.........................................................................................................221 10.1 简介..............................................................................................................................221 10.2 处理器的实现..............................................................................................................222 10.3 寄存器文件..................................................................................................................222 10.4 算术逻辑单元..............................................................................................................222 10.4.1 未实现的指令...................................................................................................223 10.4.2 用户自定义指令...............................................................................................223 10.5 异常和中断的控制......................................................................................................223 10.5.1 异常控制器.......................................................................................................223 10.5.2 集成的中断控制器...........................................................................................223 10.6 存储器与I/O组织........................................................................................................223 10.6.1 指令和数据总线...............................................................................................224 10.6.2 缓存...................................................................................................................225 10.6.3 地址映射...........................................................................................................226 10.7 硬件辅助调试模块......................................................................................................226 附录一汇编指令及伪指令参考.................................................................................................227 符号说明...............................................................................................................................227 32 位指令集..........................................................................................................................227 IFS和SKPS指令的条件代码...............................................................................................230 汇编语言伪指令与宏...........................................................................................................231 附录二 Altera 2003 年Nios 嵌入式软核心处理器设计大赛获奖项目集................................232 参考文献......................................................................................................................................284 1 第一章绪论 1.1 概述微电子技术和计算机技术的发展历史是一个不断创新的过程。这种创新包括原始创新、技术创新和应用创新等等。每一创新都能开拓出一个新的领域，带来新的巨大市场，对我们的生产、生活方式产生重大的影响。自集成电路发明以后，集成电路芯片的发展基本上遵循了Intel 公司创始人之一的 Gordon EMoore 1965 年预言的摩尔定律，即每隔3 年集成度增加4 倍，特征尺寸缩小1.4 倍。在集成电路(IC)发展初期，电路设计都是从器件的物理版图设计入手。后来出现了集成电路单元库(Cell-Lib)，使得集成电路设计从器件级进入逻辑级，极大地推动了IC 产业的发展。不过，集成电路只有安装在整机系统中才能发挥它的作用。IC 芯片是通过印刷电路板(PCB) 等技术实现整机系统的。尽管IC 的速度可以很高，功耗可以很小，但由于PCB 板中IC 芯片之间的连线延时、PCB 板可靠性，以及重量等因素的限制，整机系统的性能受到了很大的限制。随着系统向高速度、低功耗、低电压和多媒体、网络化、移动化的发展，系统对电路的要求越来越高。传统集成电路设计技术已无法满足性能日益提高的整机系统的要求。同时，由于IC 设计与工艺技术水平提高，集成电路规模越来越大，复杂程度越来越高，整个系统已可以集成在一个芯片上。目前已经可以在一个芯片上集成108—109 个晶体管。 SOC(System On Chip:片上系统)就是在这种条件下应运而生的。 SOC 从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路、直至器件的设计紧密结合起来，在单个(或少数几个)芯片上完成整个系统的功能。SOC 的设计以 IP 核为基础，以分层次的硬件描述语言为系统功能和结构的主要描述手段，借助于以计算机为平台的EDA 工具进行。研究表明，与IC 组成的系统相比，由于SOC 设计能够综合并全盘考虑整个系统的各种情况，因而可以在同样的工艺技术条件下，实现更高性能的系统指标。SOC 技术，也大大促进了软硬件协同设计，以及计算机系统设计自动化的发展。 SOPC (System on a programmable chip：可编程芯片系统)是Altera 公司提出来的一种灵活、高效的SOC 解决方案。它将处理器、存储器、I/O 口、LVDS、CDR 等系统设计需要的部件，集成到一个PLD 器件上，构建成一个可编程的片上系统。它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。可编程器件内，还具有小容量高速RAM 资源。由于市场上有丰富的IP Core 资源可供灵活选择，用户可以构成各种不同的系统，如单处理器，多处理器系统。有些可编程器件内还可以包含部分可编程模拟电路。除了系统使用的资源外，可编程器件内还具有足够的可编程逻辑资源，用于实现其它的附加逻辑。 SOPC 是PLD 和ASIC 技术融合的结果，目前0.13 微米的ASIC 产品制造价格仍然相当昂贵，相反，集成了硬核或软核CPU、DSP、存储器、外围I/O 及可编程逻辑的SOPC 芯片在应用的灵活性和价格上有极大的优势。所以，有人认为SOPC 代表了半导体产业未来发展的方向。在很多对速度的要求不是很高的低端应用，Altera 将一个软核放入PLD，这个软核就是 Nios，它只占芯片内部很少的一部分逻辑单元，成本很低。同ASIC 相比较，如果将处理器放到ASIC 中，生产的每片芯片都要付给处理器厂商专利费。况且ASIC 的NRE（一次性投资）大，风险也大。Nios 则没有这个问题。Nios 的开发工具包价格很低，在速度要求高的 2 高端应用，如通信领域，软核的处理速度不够，Altera 就将硬核（ARM9）集成到APEX 器件中，还集成入RAM 和RAM 控制器。同时Altera 本身在PLD 的结构方面也不断发展和创新，近期推出的HardCopy Stratix 器件系列，是一个针对大容量设计的，从原型设计到批量生产的完整解决方案，试图成为ASIC 的全面替代方案。 Altera 的SOPC 开发工具，将软硬件的设计结合起来，提供给客户一个很好的开发环境。 Altera 的Max+Plus II 曾是应用广泛、非常受欢迎的PLD（可编程逻辑器件）设计软件，它对于FPGA 和CPLD 这些PLD 器件的应用推广、电路部件和嵌入式系统的设计，以及高校有关专业的教学实习，做出了非常重要的贡献。近年来，为适应微电子技术及其应用的飞速发展，尤其是SOC（片上系统）技术发展的需要，Altera 推出了新版本的PLD 设计软件Quartus II。它继承了Max+Plus II 的所有优点，是更加完善的PLD 设计工具。它包括：不同的设计输入手段(包括原理图，VHDL 或Verilog-HDL)、综合仿真工具、时限分析工具、功率评估工具、PLD 布局布线工具和产品验证工具。其中的设计工具SOPC Builder 更是开创了嵌入式系统设计的新理念。 SOPC Builder 是一个软件工具，它属于一种基于IP，或者平台的设计方法。本书介绍的平台包括：Altera 的Nios 处理器、Avalon 总线，以及片内外存储器。利用SOPC Builder，用户可以很方便地将处理器、存储器和其他外设模块连接起来，形成一个完整的系统。SOPC Builder 中已包含了Nios 处理器，以及其他一些常用的外设IP 模块。用户也可以设计自己的外设IP。从用户的角度来看，SOPC Builder 是一个能够生成复杂硬件系统的工具。但从内部来看， SOPC Builder 包含两个主要部分：一个图形用户界面（GUI），以及一个系统生成程序。SOPC Builder 图形用户界面提供管理IP 模块、配置系统和报告错误等功能。用户通过图形用户界面设计系统。完成设计之后，点击Generate，则启动系统生成程序。系统生成程序通常从图形用户界面中启动。系统生成程序执行大量的功能，创建几乎所有的SOPC Builder 输出文件（HDL 逻辑文件，C 程序的头文件和库文件，模拟文件，等等）。所以，SOPC Builder 可看作是一个以IP 模块为输入，集成的系统为输出的工具。 SOPC Builder 会提示用户设置参数，并提示使用哪些可选的端口和外设。一旦向导生成了Nios 系统模块，则可以在设计文件中生成实例。一些常规硬软件接口、中断子程序等，都可被SOPC Builder 包办，节约用户很多时间，而且更可靠。 Nios CPU 是一种采用流水线技术、单指令流的RISC 处理器，其大部分指令可以在一个时钟周期内完成。Nios 处理器又是一种软核CPU，专门针对Altera 的可编程逻辑器件，以及片上可编程系统的设计思想，做了相应优化。作为一种可配置的通用RISC 处理器，它可以与用户自定义逻辑（user logic）结合构成SOC 系统，并下载到Altera 的可编程器件中去。32 位Nios 软核，结合外部闪存，以及大容量存储器，可构成一个功能强大的32 位嵌入式处理器系统。Nios 软核处理器分为32 位和16 位两种版本，本书主要介绍32 位版本的 Nios 3.0 嵌入式处理器。在Altera 的Nios 嵌入式处理器中，用户可以在Nios 指令系统中增加用户自定义指令，以增强起对强实时软件算法的处理能力。用户自定义指令可以通过单周期，或多周期操作来完成复杂的处理任务。另外，增加的用户自定义指令同样可以访问存储器，或Nios 系统外的逻辑。采用用户自定义指令，用户可以把一个复杂的标准指令序列，简化为一条用硬件实现的单个指令。这一特性可以用于多种情况，例如对数字信号处理（DSP）、数据包处理，以及计算密集型软件进行优化。 Avalon 总线是一种相对简单的总线结构，主要用于连接片内处理器与外设，以构成片上可编程系统（SOPC）。它描述了主从构件间的端口连接关系，以及构件间通讯的时序关系。 Avalon 总线规范提供了各种选项，来剪裁总线信号和时序，以满足不同类型外设的需要。 3 SOPC Builder 自动产生Avalon 总线，Avalon 总线也包括许多特性和约定，用以支持SOPC Builder 软件自动生成系统、总线和外设。片上可编程系统（SOPC）的设计人员在嵌入式系统开发和调试时，还有其它辅助工具，诸如：ModelSim 模拟器，以及其它监控、调试工具等。 1.2 本书内容安排本书共分为十章，以下是其他各章介绍，了解这些可以帮助读者取舍内容。第二章以Altera 公司的Nios 开发板为基础，介绍了一个典型Nios 系统的设计过程，由于其中绝大部分工作是在PC 机上完成，更多情况下类似于一份软件操作说明，所以读者即使在没有Altera 公司的开发板的情况下，仍然可以通过本章了解完整的开发过程。通过本章，初学者可以对SOPC Builder 开发环境有一定的感性认识，并可在后面的学习中比照本章学习。而对于已经具有相当设计经验的读者，可以略过本章。第三章介绍3.0 版本的32 位Nios CPU 内部结构。包括寄存器组织、流水线结构和汇编指令等。第四章介绍Avalon 总线规范。Avalon 总线是一种相对简单的片上总线结构，主要用于连接CPU 和片内外设。但它仍然包含了相当多的高级特性，包括支持延迟读操作，流模式传输以及并发多主设备访问等。这些特性极大的扩展了Avalon 总线的适应能力并能够有效提升系统性能。第五章介绍Nios 处理器的软件设计流程与方法，包括Nios SDK Shell 环境以及软件开发包（SDK）的结构。第六章介绍SOPC Builder 中的IP 组织方法，并细致说明了四个常用的外设。其他外设的使用基本类似，用户可以参考Altera 公司的相关文档。第七章讲述Nios 处理器的中断处理机制以及如何在软件中书写中断服务程序。特别是以UART 为例，详细地介绍了中断向量的安装与中断的不同处理方法。第八章介绍Nios 处理器的调试手段。Altera 公司并不提供All in one 的编译和调试工具，只提供基本的监控程序或者对调试硬件支持。因此用户如果需要更优秀的调试工具，可以从第三方那里得到，如Mentor 公司的Codelab 就是一款比较优秀的调试软件。第九章介绍Nios 处理器的高级特性，这些特点有效地提升了系统性能，并反映了片上总线地特点。第十章介绍即将发布的Nios II CPU，用户可以通过介绍了解Nios 处理器的发展方向以及一些最新的特点。由于本书不仅作为Nios 处理器的入门教程，同时也作为Nios 处理器的参考手册。所以在章节顺序上是按照通常的处理器介绍模式安排的。但是由于Nios 软核处理器与通常的固核处理器之间存在较大区别，特别是Altera 提供了大量与硬件相关的底层函数，隐藏了硬件细节，使得用户在不了解外设寄存器设置或CPU 汇编指令的情况下，仍然可以进行系统设计工作。所以，读者在阅读本书时，特别是第一次接触Nios 处理器的读者，没有必要按照章节顺序来阅读，而是可以根据需要进行取舍。读者应重点掌握SOPC 的设计概念、流程、方法和相关工具。 4 1.3 设计步骤在采用Nios 处理器设计嵌入式系统时，通常会按照以下步骤： 1. 分析系统需求说明，包括功能需求和性能约束等等。 2. 根据分析结果，选择片外外设或片内IP（知识产权核）。除此以外，还要对选择的IP 和外设进行初步性能评估，以保证能够满足系统需求。 3. 设定IP 和系统参数。 4. 确定系统互联逻辑，分配FPGA 的引脚等。 5. 结合Nios 提供的软件开发包进行软件开发。以下是典型Nios 系统的框图：图 1.1 采用Nios CPU 的系统框图上图的结构可以划分为：片外设备采用Nios 的系统系统模块（System Module）片内逻辑用户逻辑区域(User logic area) 片内逻辑是指实现在FPGA 内部的电路设计，系统模块指的是由SOPC Builder 自动生成的设计。SOPC Builder 会根据用户选择的IP 生成相应的HDL 描述文件（系统模块文件），这些文件与用户逻辑区域内的设计描述文件一起由Quartus 软件综合，然后下载到FPGA 内，这样就构成了系统的硬件基础。系统模块包含至少一个Avalon 主外设和整个Avalon 总线模块。系统模块通常还包含一些Avalon 从外设，例如UART、PIO 和定时器等。SOPC Builder 可以帮助设计者从IP 库寻找合适的IP 并很快地集成一个系统，它采用图形用户界面（GUI）显示和组织IP 模块，能够自动生成IP 模块互连逻辑以及生成用于综合和模拟的文件，使得设计者可以轻松完成系统设计。当用户使用SOPC Builder 创建一个新的系统时，SOPC Builder 会为该系统自动生成一个PTF 文件，所有的设计信息都存储在该PTF 文件里。当使用SOPC Builder 重新打开一个已有的系统时，SOPC Builder 会从并且只从PTF 文件中读取系统具体设计信息。用户逻辑区内可以包含用户自定义的Avalon 外设，以及同系统模块无关的其他的用户自定义逻辑。硬件系统建立起来以后，用户可以利用Altera 公司提供的Nios SDK Shell 工具，结合 5 SOPC Builder 生成的与硬件系统对应的软件开发包来开发用户软件。 1.4 支持Nios CPU 的FPGA 型号并不是所有Altera 公司的FPGA 都支持Nios 软核处理器，目前只有APEX、Stratix、 StratixII 和CYCLONE 四个系列支持。SOPC 软件会针对相应的器件进行优化。以CYCLONE 系列为例，一个典型的32 位Nios 系统大约只占用3000 个LE（详细资源占用情况见表1.1）。如果用户不再添加其他逻辑，恰好容纳在CYCLONE 系列中的最小容量的型号――EP1C3 中。当然，如果用户采用16 位的Nios CPU，占用的LE 数量会更小。表1.2 至表1.6 是不同系列的FPGA 片内资源列表，用户可以参考以便选择相应器件。表 1.1 典型Nios 系统资源占用情况表 1.2 CYCLONE 系列片内资源表 1.3 Stratix 系列片内资源 6 表1.4 StratixII 系列片内资源 7 表 1.5 APEX20K 系列片内资源表 1.6 APEX20KC 系列片内资源 8 第二章 SOPC Builder 开发环境由于Altera 的Nios 处理器区别于传统意义上的CPU，在设计方法和步骤上也有一定的区别，因此对于第一次接触SOPC 的用户，先有一些感性认识能帮助其理解得更深入。为此，本章通过一个Nios 处理器的设计实例让用户尽快熟悉SOPC Builder 的开发环境。用户需要满足以下硬件和软件需求，才能顺利地完成本章的所有步骤。

资源推荐

资源评论