没有合适的资源？快使用搜索试试~
我知道了~
文库首页
课程资源
讲义
数字逻辑模6计数器D触发器实现电路
数字逻辑模6计数器D触发器实现电路
数字逻辑
需积分: 45
41 下载量
145 浏览量
2020-12-26
10:13:09
上传
评论
2
收藏
22KB
PDF
举报
温馨提示
立即下载
计数器
资源推荐
资源评论
计数器电路触发器编码器译码器逻辑门数电电路Multisim仿真源文件20个合集.zip
浏览：20
5星 · 资源好评率100%
计数器电路触发器编码器译码器逻辑门数电电路Multisim仿真源文件20个合集: 100进制电路测试.ms10 100进制电路测试.ms10 (Security copy) 74LS161测试电路.ms10 74LS161测试电路.ms10 (Security copy) 74LS192电路.ms10 74LS192电路.ms10 (Security copy) D触发器到T'触发器测试.ms10
数字逻辑计数器
浏览：67
数字逻辑的原理和部件 自己看吧
模60计数器
浏览：7
数字钟的秒计数，在seg上显示，平台是xilinx14.5，板子是basys2
模六十计数器
浏览：4
5星 · 资源好评率100%
基于verilog的模六十技术器，用于basys2的开发
Quartus 2 RS、D、JK、T、触发器实验报告 D触发器构成二分频、四分频电路
浏览：93
5星 · 资源好评率100%
初步学习Quartus软件时，了解各种触发器的机理、用软件进行仿真，看波形图。 Dff芯片 集成d 触发器，单独触发器 7474芯片D触发器 74112 J、K触发器 Tff T触发器 二分频触发器：时钟每触发2个周期时，电路输出1个周期信号。 比如用一个脉冲时钟触发一个计数器，计数器每计2个数就清零一次并输出1个脉冲，那么这个电路就实现了二分频功能。 四分频触发器： 两个D触发器级联实现四分频
同步六进制加法计数电路(D).zip
浏览：155
本电路实现了同步六进制加法计数器的功能. 本电路的设计是为了给电子时钟模型的设计提供计数支持. 读者应仔细体会设计过程, 以进一步掌握同步时序逻辑电路的设计方法.
异步六进制加法计数器(上升沿触发).ms7
浏览：198
5星 · 资源好评率100%
本电路实现了异步六进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).
JK D T触发器
浏览：152
详细介绍JK、D、T触发器，内容简单易懂。
D触发器_寄存器
浏览：160
第17讲D触发器_寄存器,时序逻辑电路，硬件设计
课程设计：六十进制计数器的设计
浏览：60
课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计
数字逻辑电路 触发器的实现.doc
浏览：110
数字逻辑电路 触发器的实现.doc 学习资料 复习资料 教学资源
数字逻辑电路 触发器的电路模型.doc
浏览：46
数字逻辑电路 触发器的电路模型.doc 学习资料 复习资料 教学资源
基于Verilog的数字逻辑实验源代码+实验报告，含基本逻辑门、组合电路、触发器、计数器的设计与实现
浏览：77
基于Verilog的数字逻辑实验源代码+实验报告 1、基本逻辑门和组合电路的设计； 2、组合电路的设计； 3、触发器 ； 4、计数器；
数字逻辑实验六 计数器及其应用
浏览：70
3星 · 编辑精心推荐
课程实验 包括实验详细步骤和最后的实验总结 清晰明了
数字逻辑与设计集成触发器
浏览：71
数字逻辑课件 集成触发器... 数字逻辑中的主要内容.
触发器逻辑功能，有用
浏览：12
触发器是一种具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。触发器的输出端通常标志为Q，多数集成触发器还有反相输出端
使用 D 触发器的 7 位计数器：使用 D 触发器的 7 位计数器设计-matlab开发
浏览：97
使用 D 触发器的 7 位计数器设计
模60计数器（通过计数器级联得到）
浏览：161
下面描述的是一个模60计数器，该计数器通过将模10计数器和模6计数器级联的方式构成，每当模10计数器计数到1001时，模6计数器就会计数加1，直至计数到60时，即模6计数器到达0101、模10计数器到达1001时，计数状态又回到00000000，然后重新计数。
异步十六进制加法计数器(上升沿触发)(D)(设计方案1、2).zip
浏览：196
用两种思路实现了异步十六进制加法计数器的功能. 两种思路都采用看时序图法完成了电路的设计, 不同之处在于对于时钟方程的选择不同. 建议读者以对比的眼光分析这里的两种设计思路.
异步八进制加法计数器(上升沿触发)(D).zip
浏览：19
用两种思路实现了异步八进制加法计数器的功能. 第一种思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器). 第二种思路师从课本, 虽然最终能实现功能, 但求解的时钟方程显然没有很强的说服力. 建议读者采用第一种方式进行分析与设计.
时序逻辑电路——60进制同步计数器的实现
浏览：60
对计数器的深究 基于模电 对于计数器的如何空战并生成60进制计数器
Multisim数字电路实验：实验二--组合逻辑电路分析.doc
浏览：154
5星 · 资源好评率100%
Multisim数字电路实验：实验二--组合逻辑电路分析，实验内容丰富规范，适合教师指导教学，希望对各位有用
浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟
浏览：89
包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器，multisim模拟电路完全正常
浙江理工大学 数字电路实验 实验六-c multisim模拟电路
浏览：4
包括(2)设计一个一位全加器，(4)数据选择器的应用，电路完全正确
清华大学数字电路multisim实验
浏览：55
3星 · 编辑精心推荐
目录： SD1 2-1 与逻辑 2-2 或逻辑 2-3 非逻辑 2-4 与非逻辑 2-5 或非逻辑 2-6 与或非逻辑 2-7 异或逻辑 2-8 逻辑函数的转换（1） 2-9 逻辑函数的转换（2） SD2 2-10 二极管开关电路 2-11 双极性三极管开关电路 2-12 MOS三极管开关电路 2-13 二极管与门电路 2-14 二极管或门电
北邮计数器数字逻辑实验
浏览：28
北京邮电大学数字逻辑计数器实验的EWB文件。 包含三个文件： 复位模7.ewb 模60.ewb 置位模7.ewb
数字逻辑实验Jk 触发器
浏览：141
数字逻辑实验报告，JK触发器。包括实验目的，实验原理，实验内容及方法，实验报告。实验数据及记录表格和总结。
数字电子技术-Multisim-1个JK触发器与1个D触发器构成的四进制加法计数器
浏览：76
5星 · 资源好评率100%
计数循环： ->00->01->10->11->00-> 下载内容： 一个后缀为.ms14的Multisim文件（CSDN暂不能正确显示.ms14的文件类型，但实际上是）。 电路原理可以在下载后私聊询问我
电路实验七(触发器及计数器功能测试与应用).pdf
浏览：201
电路实验七(触发器及计数器功能测试与应用).pdf
数字逻辑 三进制加2加1计数器
浏览：24
4星 · 用户满意度95%
数字逻辑课程设计 三进制加2加1计数器 实现三进制的加2加1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
桥畔某处人家
粉丝: 29
资源:
14
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
bigint-main.zip
EMC测试指标及测试方法介绍
小皮（Phpstudy）面板存在任意命令执行漏洞-公开版本
delphi7下二维码，实测可用
sfserytvbjngy
第十六届“华中杯”大学生数学建模挑战赛.txt
第十六届“华中杯”大学生数学建模挑战赛.txt
三次样条插值的具体介绍.doc
作业 第三章 栈和队列 顺序存储结构和链式存储结构
test 00000000000000
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
