没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog编程语言中wire与reg的区别
verilog编程语言中wire与reg的区别
verilog
wire
需积分: 39
14 下载量
46 浏览量
2013-03-14
11:28:08
上传
评论
收藏
32KB
DOC
举报
温馨提示
立即下载
主要讲述verilog编程语言中wire与reg的区别。
资源推荐
资源评论
Verilog语言中wire与reg的区别以及inout使用
浏览：45
Verilog语言中wire与reg的区别以及inout使用
Verilog中-reg和wire-用法和区别以及always和assign的区别.pdf
浏览：86
非常好用的总结，Verilog中-reg和wire-用法和区别以及always和assign的区别
wire和reg的区别
浏览：26
wire和reg的区别wire和reg的区别wire和reg的区别wire和reg的区别wire和reg的区别wire和reg的区别
wire与reg的区别 很经典 大家一定要看啊 下次把积分设置少点
浏览：197
其实是不同的抽象级别，wire 如同vhdl中的signal类型，是和实际的物理连接对应的，而reg属于算法描述层次用的类型，和实际电路没有直接的对应关系，也就是说它相当于c语言中的变量（int，float等），vhdl中的variable。记住这句就可以了，reg不和实际的电路如寄存器对应，高层次的描述时用。 always其实算是算法级描述的语句，所以其中的变量必须声明为reg，还有initia
FPGA设计曼彻斯特编解码Verilog源代码修改版
浏览：128
FPGA设计曼彻斯特编解码Verilog源代码 module md (rst,clk16x,mdi,rdn,dout,data_ready) ; // input rst ; input clk16x ; input mdi ; input rdn ; output [7:0] dout ; output data_ready ; reg clk1x_enable ; ...
PLL 锁相环芯片HMC833 HMC830芯片FPGA控制VERILOG驱动程序源码
浏览：118
5星 · 资源好评率100%
PLL 锁相环芯片HMC833 HMC830芯片FPGA控制VERILOG驱动程序源码 module HMC833( clk,rst,din_N,din_F,din_Rdiv,trig_in, //trig_in posedge pulse valid SEN,SDI,SCK, park_cs, vco_r2, vco_r3 `...
基于FPGA设计的SD卡音乐播放Verilog逻辑源码Quartus工程文件+文档说明.zip
浏览：6
5星 · 资源好评率100%
基于FPGA设计的SD卡音乐播放Verilog逻辑源码Quartus工程文件+文档说明，音频编解码芯片选用WOLFSON 公司的 WM8731 芯，FPGA型号Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。 module top( input clk, input ...
4位8位16位计数器实例Modelsim仿真工程文包括testbench+verilog源码.rar
浏览：168
5星 · 资源好评率100%
4位8位16位计数器实例Modelsim仿真工程文包括testbench+verilog源码 module COUNT_tb; reg SYSCLK; reg RST_B; reg DI_M4_EN; reg DI_M8_EN; reg DI_M16_EN; reg DI_M4; reg DI_M8; reg DI_M16; wire [1:0...
基于cyclone2 (EP2C8Q)设计的摸4、8、16计数器 Verilog源码 quartus 9.0工程文件.rar
浏览：42
基于cyclone2 (EP2C8Q)设计的摸4、8、16计数器 Verilog源码 quartus 9.0工程文件 module COUNT_tb; reg SYSCLK; reg RST_B; reg DI_M4_EN; reg DI_M8_EN; reg DI_M16_EN; reg DI_M4; reg DI_M8; reg DI_M16...
浮点数的加法(6级流水，浮点数格式符合IEEE754标准)verilog源码.rar
浏览：193
wire sa; wire [7:0] ea; wire [22:0] fa; assign sa = a[31]; assign ea = a[30:23]; assign fa = a[22:0]; wire sb; wire [7:0] eb; wire [22:0] fb; assign sb = b[31]; assign eb = b[30:23]; assign fb = b[22
基于Verilog设计的AES加密算法密码IP模块源代码
浏览：41
wire [31:0] w0, w1, w2, w3; reg [127:0] text_in_r; reg [127:0] text_out; reg [7:0] sa00, sa01, sa02, sa03; reg [7:0] sa10, sa11, sa12, sa13; reg [7:0] sa20, sa21, sa22, sa23; reg [7:0] sa30, sa31, sa.
基于cyclone2 (EP2C8Q)设计的多路解复用器(4通道8位带三态输出) Verilog源码 quartus 9.0工程
浏览：84
基于cyclone2 (EP2C8Q)设计的多路解复用器(4通道8位带三态输出) Verilog源码 quartus 9.0工程 module DEMUX_4_8_tb; reg [1:0] DI_SEL; reg [7:0] DATA_IN; wire [7:0] DATA_OUT_0; wire [7:0] DATA_OUT_1; wire ...
8-3编码器实验实例Modelsim仿真工程文包括testbench+verilog源码.rar
浏览：107
5星 · 资源好评率100%
8-3编码器实验实例Modelsim仿真工程文包括testbench+verilog源码 module ENCODE_8_3_tb; reg [7:0] DATA; wire [2:0] CODE; //Instance DUT. ENCODE_8_3 I_ENCODE_8_3 ( .DATA (DATA), .CODE (CODE) ); /...
3-8编码器译码器实验实例Modelsim仿真工程文包括testbench+verilog源码.rar
浏览：51
3-8编码器译码器实验实例Modelsim仿真工程文包括testbench+verilog源码 module DECODE_3_8_tb; reg [2:0] CODE; wire [7:0] DATA; //Instance DUT. DECODE_3_8 I_DECODE_3_8 ( .CODE (CODE), .DATA (DATA...
基于cyclone2 (EP2C8Q)设计的8位输入3位输出编码器Verilog源码 quartus 9.0工程文件.rar
浏览：66
基于cyclone2 (EP2C8Q)设计的8位输入3位输出编码器Verilog源码 quartus 9.0工程 module ENCODE_8_3_tb; reg [7:0] DATA; wire [2:0] CODE; //Instance DUT. ENCODE_8_3 I_ENCODE_8_3 ( .DATA (DATA), .CODE ...
基于cyclone2 (EP2C8Q)设计的常见普通移位寄存器Verilog源码 quartus 9.0工程文件.rar
浏览：128
基于cyclone2 (EP2C8Q)设计的常见普通移位寄存器Verilog源码 quartus 9.0工程文件 module SHIFT_REG ( //Input ports. SYSCLK, RST_B, DATA_EN, DATA_IN ); //============================================...
基于cyclone2 (EP2C8Q)设计的3位输入8位输出译码器 Verilog源码 quartus 9.0工程文件.rar
浏览：111
5星 · 资源好评率100%
基于cyclone2 (EP2C8Q)设计的3位输入8位输出译码器 Verilog源码 quartus 9.0工程文件 module DECODE_3_8_tb; reg [2:0] CODE; wire [7:0] DATA; //Instance DUT. DECODE_3_8 I_DECODE_3_8 ( .CODE (CODE), ....
基于cyclone2 (EP2C8Q)设计的线性反馈移位寄存器Verilog源码 quartus 9.0工程文件.rar
浏览：59
基于cyclone2 (EP2C8Q)设计的线性反馈移位寄存器Verilog源码 quartus 9.0工程文件 module LFSR ( //Input ports. SYSCLK, RST_B, ...//Wire and reg declaration //=========================
基于cyclone2 (EP2C8Q)设计的8位输入3位输出高位优先 Verilog源码 quartus 9.0工程 文件
浏览：50
基于cyclone2 (EP2C8Q)设计的8位输入3位输出高位优先 Verilog源码 quartus 9.0工程 文件 module ENCODE_8_3 ( //Input ports. ...//Wire and reg declaration //==================================
串口助手工具合集.zip
浏览：4
5星 · 资源好评率100%
收集整理常用的一些串口工具，比如串口波形显示，modbus协议调试，串口多条发送等各种功能软件。
OLED显示温度和时间-STM32F103C8T6（完整程序工程+原理图+相关资料）.zip
浏览：62
5星 · 资源好评率100%
OLED 屏幕显示时间，温度。时间可以校准，屏幕通过取模，可以显示汉字。
pn532模拟资料包.zip
浏览：187
5星 · 资源好评率100%
使用pn532实现。手环模拟加密门禁卡的一些必需软件，包括M1T-v1.6.6、M1T-v1.6.6、驱动等。
Vivado license 永久
浏览：158
4星 · 用户满意度95%
2018.3测试可用，各种IP超级齐全，测试了srio可用，Jesd等IP均显示正常，理论上所有版本应该都支持，大家下来看看。
STM32全系列 Keil MDK pack包（当前最新离线包）
浏览：31
5星 · 资源好评率100%
STM32全系列 Keil MDK pack离线包 注：由于上传大小限制，除了F0和F1的包，其他的提供链接通过百度云下载。 包括以下包，当前最新版本（20200115） Keil.STM32F0xx_DFP.2.0.0.pack Keil.STM32F1xx_DFP.2.3.0.pack Keil.STM32F2xx_DFP.2.9.0.pack Keil.STM32F3xx_DFP
张飞硬件1~20部+笔记完整版百度网盘链接.txt
浏览：179
张飞硬件1~20部视频+笔记完整版
AD Type C 封装库 6Pin 24Pin分享（带3D视图）
浏览：117
5星 · 资源好评率100%
介绍链接：https://blog.csdn.net/XiaoYuHaoAiMin/article/details/104171690 某宝有卖的6Pin 24Pin TypeC 接口AD封装库，包括3D视图，6Pin我做过一个东西的，自己画的，24Pin的来自互联网，技术有限，可能不提供支持！
STM32HAL库+RS485+串口+定时器+Modbus协议（主机+从机测试）
浏览：42
5星 · 资源好评率100%
STM32+RS485+MODBUS协议主机-从机代妈 共包含3部分测试（每一部分需单独测试） 1-主机读取从机数据测试 2-主机向从机的一个寄存器中写入数据 3-本设备作为从机使用，作为从机时地址为0x02
I2C主机及从机Verilog代码实现.zip
浏览：104
5星 · 资源好评率100%
该代码为功能复杂一点的I2C代码，适合有一定Verilog编程基础的朋友（包含测试代码）。具体特征如下： 支持I2C主机读写、I2C从机读写 支持Hs、F/S模式 支持分频系数可配 支持读写连续帧 从机被主机读时，若从机数据没准备好，可进入等待状态，同时拉低SCL，直到slave的txfifo有数据写入 从机被写入数据时，若slave的rxfifo满时，可进入等待状态，直到rxfifo的数据被读出
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
weiweiqyy
粉丝: 0
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
【数据面试系列】MySQL高频面试题及知识要点.pdf
ASP音像销售系统的设计与实现(源代码+论文).rar
C1.cpp
网页设计-仿淘宝网站Web前端大作业报告书
[论坛社区]MyForum v1.1_myforum11.rar
没东西蹭你非要蹭桌角.zip
okx-android.apk
myeclipse-ci-2018.12.0-online-installer-windows.rar
量程自动切换数字电压表proteus仿真+程序资料_51单片机(论文+开题报告+源代码+详解图).zip
Q-learning for optimal tracking control
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
